特許
J-GLOBAL ID：200903069619077020
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願平11-133546
公開番号（公開出願番号）：特開2000-323577
出願日： 1999年05月14日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 低ノイズ耐性回路が、同じ半導体基板上に形成された論理回路およびインターフェースバッファ回路で発生するノイズの影響を受け難くする。【解決手段】 半導体基板104の角領域6に低ノイズ耐性回路108が配置されているので、低ノイズ耐性回路108は従来の半導体集積回路の場合と異なりノイズ源に取り囲まれておらず、ノイズが半導体基板104を通じて低ノイズ耐性回路108に伝達したとしてもそれは半導体基板104の内側方向からのみであり、低ノイズ耐性回路108に伝達するノイズの量は大幅に減少する。また、角領域6の内側の境界部に、低ノイズ耐性回路108と論理回路およびインターフェースバッファ回路とを仕切る抵不純物濃度領域12が形成され、この領域は不純物濃度が低く、高インピーダンスである。そのため、低ノイズ耐性回路108に伝達するノイズはこの領域を通過する間に大幅に減弱する。
請求項（抜粋）：
半導体基板上に論理回路とインターフェースバッファ回路とが多数形成され、かつ低ノイズ耐性回路が前記半導体基板上に形成されている半導体集積回路であって、前記半導体基板の角部に、前記インターフェースバッファ回路および前記論理回路が存在せず前記半導体基板の辺部の一部を外側の境界とする領域を設け、同角領域に前記低ノイズ耐性回路を配置したことを特徴とする半導体集積回路。
IPC (3件)：
H01L 21/82
, H01L 27/04
, H01L 21/822
H01L 21/82 W
, H01L 27/04 D
5F038CD02
, 5F038DF01
, 5F038DF20
, 5F038EZ20
, 5F064BB21
, 5F064BB26
, 5F064BB40
, 5F064EE45
, 5F064EE52
