特許
J-GLOBAL ID:200903069687841838
半導体製造方法および半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
高田 守 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-173473
公開番号(公開出願番号):特開2001-351903
出願日: 2000年06月09日
公開日(公表日): 2001年12月21日
要約:
【要約】【課題】 本発明はタングステン膜とチタン系膜との積層膜をエッチングする工程を含む半導体製造方法に関し、その積層膜を、チタン系膜の形成方法に関わらず、常に精度良く、残渣を残存させることなくエッチングすることを目的とする。【解決手段】 チタン系膜18の上にタングステン膜20を形成して配線層22とする。配線層22の上に反射防止膜26を形成し、更にその上にフォトレジスト28をパターニングする。SF6とCl2の混合ガスを用いて反射防止膜26をエッチングする。次いで、SF6とCl2の混合ガスを用いてタングステン膜20をエッチングする。その後、Cl2とBCl3の混合ガスを用いてチタン系膜18をエッチングする。
請求項(抜粋):
タングステン膜の下層にチタン系膜を備える半導体装置の製造方法であって、前記タングステン膜をSF6とCl2の混合ガスでエッチングするステップと、前記チタン系膜をCl2とBCl3の混合ガスでエッチングするステップと、を含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/3065
, H01L 21/3213
, H01L 21/3205
FI (3件):
H01L 21/302 F
, H01L 21/88 D
, H01L 21/88 R
Fターム (41件):
5F004AA09
, 5F004AA14
, 5F004BA09
, 5F004BA16
, 5F004BB14
, 5F004BB18
, 5F004BB22
, 5F004BB25
, 5F004BB28
, 5F004BD03
, 5F004CA01
, 5F004DA04
, 5F004DA11
, 5F004DA18
, 5F004DB08
, 5F004DB10
, 5F004EA28
, 5F004EA30
, 5F004EB02
, 5F033HH18
, 5F033HH19
, 5F033HH33
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP09
, 5F033PP15
, 5F033QQ04
, 5F033QQ08
, 5F033QQ10
, 5F033QQ13
, 5F033QQ15
, 5F033QQ21
, 5F033QQ37
, 5F033WW06
, 5F033XX00
, 5F033XX21
引用特許:
審査官引用 (7件)
-
配線形成法
公報種別:公開公報
出願番号:特願平7-149457
出願人:ヤマハ株式会社
-
試料の表面加工方法
公報種別:公開公報
出願番号:特願平11-065670
出願人:株式会社日立製作所, 日立テクノエンジニアリング株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-305388
出願人:株式会社東芝
全件表示
前のページに戻る