特許

J-GLOBAL ID：200903069715111930

電子回路装置の接続構造

発明者： 澤田 裕美子 ,  原田 正英 ,  山田 収 ,  笠井 憲一 ,  大黒 崇弘 ,  根津 利忠 ,  宇田 隆之 ,  白井 貢
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-185920
公開番号（公開出願番号）：特開2000-022034
出願日： 1998年07月01日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】LSIまたはLSIパッケージを配線基板に接続する構造において、実稼働時におけるLSIパッケージのそり変形やせん断変形を抑制する。【解決手段】はんだが、電気的接続端子を主とする領域3aと機械的接続補強端子を主とする領域3bとから成り、前記機械的接続補強端子を主とする領域が、前記電気的接続端子を主とする領域の周囲を取り囲むように配置される接続構造。

請求項（抜粋）：

LSIまたはLSIパッケージの入出力端子を配線基板にはんだによりフリップチップ接続する構造において、前記はんだが電気的接続端子を主とする領域と機械的接続補強端子を主とする領域とから成る構造であることを特徴とする電子回路装置の接続構造。

IPC (2件)：

H01L 23/12 ,  H01L 21/60 311

FI (3件)：

H01L 23/12 F ,  H01L 21/60 311 S ,  H01L 23/12 L

Fターム (8件)：

4M105AA02 ,  4M105AA16 ,  4M105AA17 ,  4M105AA18 ,  4M105BB01 ,  4M105FF02 ,  4M105FF03 ,  4M105GG18

引用特許：

審査官引用 (3件)

• 表面実装型電子部品、配線基板、実装基板及び実装方法
  公報種別：公開公報   出願番号：特願平8-073290   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-242085   出願人：株式会社東芝
• 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
  公報種別：公開公報   出願番号：特願平10-059156   出願人：富士通株式会社