特許

J-GLOBAL ID：200903069771917629

強誘電体メモリ及びその製造方法

発明者： 金島 岳 ,  ル ハイ ヴァン ,  奥山 雅則
出願人/特許権者： 国立大学法人大阪大学
代理人 (2件)： 西岡 伸泰 ,  杉岡 佳子
公報種別：公開公報
出願番号（国際出願番号）：特願2006-241846
公開番号（公開出願番号）：特開2008-066471
出願日： 2006年09月06日
公開日（公表日）： 2008年03月21日
要約：

【課題】保持特性を向上させた強誘電体メモリ及びその製造方法を提供する。【解決手段】半導体基板1上に、絶縁体膜2、強誘電体膜3、及び金属膜4が順次積層された強誘電体メモリにおいて、強誘電体膜3の表面に中性ラジカルを照射することによって、強誘電体膜3の金属膜4との界面に、金属膜に対する強誘電体膜のポテンシャルバリアを増大させる改質層6を形成した。【選択図】図1

請求項（抜粋）：

半導体基板(1)上に、絶縁体膜(2)、強誘電体膜(3)、金属膜(4)を順次積層してなる積層体(5)が形成され、前記半導体基板(1)は、前記積層体(5)の両側にソース領域(11)とドレイン領域(12)を具えている強誘電体メモリにおいて、 前記強誘電体膜(3)の金属膜(4)との界面(31)に、金属膜(4)に対する強誘電体膜(3)のポテンシャルバリアを増大させる改質層(6)が形成されていることを特徴とする強誘電体メモリ。

IPC (3件)：

H01L 21/824 ,  H01L 27/105 ,  H01L 21/316

FI (2件)：

H01L27/10 444A ,  H01L21/316 P

Fターム (13件)：

5F058BA11 ,  5F058BC03 ,  5F058BD05 ,  5F058BH16 ,  5F058BJ04 ,  5F083FR06 ,  5F083GA21 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083PR23 ,  5F083PR33 ,  5F083PR34

引用特許：

出願人引用 (1件)

• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平7-317262   出願人：日本電気株式会社