特許
J-GLOBAL ID：200903069914731890
DCブロック回路および通信装置
発明者：
出願人/特許権者：
代理人 (2件)：
宮田 金雄
, 高瀬 彌平
公報種別：公開公報
出願番号（国際出願番号）：特願2002-292479
公開番号（公開出願番号）：特開2004-129053
出願日： 2002年10月04日
公開日（公表日）： 2004年04月22日
要約：
【課題】従来、マイクロストリップ線路(MSL)上のギャップにチップ型素子を装荷していたが、チップ型素子の横側面からの浮遊容量のため使用周波数帯が高くなる程、並列C成分によるインピーダンス不整合が増大していた。【解決手段】誘電体基板と、誘電体基板の一方の面に実装され一対の第1の差動MSLと、差動から単相に変換する第1の差動単相変換部を介し、第1の差動MSLの一方の線路に夫々接続され、第1の差動MSLより広い線路幅を有して、夫々の線路に所定間隔のギャップを有し、夫々の線路同士が所定間隔で互いに離隔して配設される第1、第2の単相MSLと、第1、第2の単相MSLのギャップ部に装荷されるチップキャパシタと、単相から差動に変換する第2の差動単相変換部を介し、第1、第2の単相MSLに夫々接続される一対の第2の差動MSLと、誘電体基板のもう一方の面に地導体を備えたDCブロック回路とした。【選択図】 図1
請求項（抜粋）：
誘電体基板と、
この誘電体基板の一方の面に実装された、一対の第1の差動マイクロストリップ線路と、
差動から単相に変換する第1の差動単相変換部を介して、上記第1の差動マイクロストリップ線路の一方の線路に夫々接続され、上記第1の差動マイクロストリップ線路より広い線路幅を有して、夫々の線路途中に所定の間隔のギャップ部を有し、夫々の線路同士が所定の間隔で互いに離隔して配設される、第1、第2の単相マイクロストリップ線路と、
この第1、第2の単相マイクロストリップ線路のギャップ部を跨ぐように装荷されるチップキャパシタと、
単相から差動に変換する第2の差動単相変換部を介して、上記第1、第2の単相マイクロストリップ線路に夫々接続される、一対の第2の差動マイクロストリップ線路と、
上記誘電体基板のもう一方の面に実装される地導体と、
を備えたことを特徴とするDCブロック回路。
IPC (3件)：
H01P5/02
, H01P1/00
, H01P3/08
H01P5/02 603A
, H01P1/00 Z
, H01P3/08
