特許
J-GLOBAL ID：200903070060649182

サージ保護装置

発明者：
辻野 秀治

辻野 秀治 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344509
公開番号（公開出願番号）：特開2001-168283
出願日： 1999年12月03日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 静電気等のサージが信号端子に印加されても、内部回路やそれを保護する保護素子自体をサージから保護するサージ保護装置の提供。【解決手段】 本発明は、PチャンネルMOSトランジスタ16とバイポーラトランジスタ17を組み合わせて構成したサージ保護素子9を、正の電源端子3と負の電源端子4との間に接続し、正の電源端子3と信号端子2との間に第1のダイオード5を接続し、負の電源端子4と信号端子2との間に第2のダイオード6を接続した構成である。
請求項（抜粋）：
信号端子に接続された保護されるべき内部回路と、上記内部回路に接続された第1の電源端子および第2の電源端子と、上記信号端子にアノードが接続され上記第1の電源端子にカソードが接続された第1のダイオードと、上記信号端子にカソードが接続され上記第2の電源端子にアノードが接続された第2のダイオードと、第1の抵抗の一端にコレクタを接続し、ベース・エミッタ間に第2の抵抗を接続したバイポーラトランジスタと、ゲート・ソース間に接続された上記第1の抵抗の電圧降下を増幅して上記バイポーラトランジスタのベースを駆動するMOSトランジスタとを具備し、上記第1の抵抗と上記バイポーラトランジスタとの直列回路を上記第1,第2の電源端子間に接続したことを特徴とするサージ保護装置。
IPC (3件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 27/06
FI (2件)：
H01L 27/04 H ,  H01L 27/06 311 C
Fターム (18件)：
5F038BH02 ,  5F038BH04 ,  5F038BH06 ,  5F038BH07 ,  5F038BH13 ,  5F038CD02 ,  5F038CD03 ,  5F038DF01 ,  5F038EZ20 ,  5F048AA00 ,  5F048AC01 ,  5F048AC05 ,  5F048BA02 ,  5F048BG12 ,  5F048CC01 ,  5F048CC06 ,  5F048CC08 ,  5F048CC20
引用特許：
審査官引用 (9件)
  • 半導体保護装置
    公報種別：公開公報   出願番号：特願平4-121476   出願人：日産自動車株式会社
  • 静電破壊保護回路
    公報種別：公開公報   出願番号：特願平5-156889   出願人：川崎製鉄株式会社
  • 半導体集積回路装置及びその製造方法
    公報種別：公開公報   出願番号：特願平6-290432   出願人：日本電気株式会社
全件表示

前のページに戻る

TOP

BOTTOM