特許
J-GLOBAL ID：200903070068010121

トレンチ型半導体装置の製造方法

発明者：
脇本 節子

脇本 節子 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2000-334295
公開番号（公開出願番号）：特開2002-141501
出願日： 2000年11月01日
公開日（公表日）： 2002年05月17日
要約：
【要約】【課題】半導体基板に形成したトレンチの側壁及び底部に電流経路を配設したトレンチ型半導体装置において、十分な耐圧を得るとともにリーク電流を低減する。【解決手段】トレンチを形成する際のマスクとなる絶縁膜をデバイスの設計耐圧に応じて厚く形成し、且つトレンチエッチング後に前記絶縁膜のうち重金属によって汚染された領域を除去する。
請求項（抜粋）：
第一導電型半導体基板表面から絶縁膜をマスクとしてエッチングをおこないトレンチを形成する工程と、全面にCVD酸化膜を堆積し、異方性エッチングによりトレンチ底面を露出させる工程と、トレンチ内部にゲート酸化膜を形成する工程と、トレンチ底面および側壁の一部にゲート電極を形成する工程とを有するトレンチ型半導体装置の製造方法において、半導体装置の耐圧をBVとするとき、前記絶縁膜厚さを、5×BV+600(nm)以上とすることを特徴とするトレンチ型半導体装置の製造方法。
FI (3件)：
H01L 29/78 301 V ,  H01L 29/78 301 G ,  H01L 29/78 301 S
Fターム (7件)：
5F040DA22 ,  5F040EC07 ,  5F040EC19 ,  5F040EC20 ,  5F040EE03 ,  5F040EE04 ,  5F040FC10
引用特許：
審査官引用 (6件)
  • 特開平2-025073
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平3-222420   出願人：沖電気工業株式会社
  • 特開平3-104168
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM