特許
J-GLOBAL ID：200903070154903082
改良されたプログラマブル論理セルアレイアーキテクチャ
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-203176
公開番号（公開出願番号）：特開平7-177008
出願日： 1994年08月29日
公開日（公表日）： 1995年07月14日
要約：
【要約】【目的】 PLCAの機能や柔軟性を犠牲にせずテ ゙マルチフ ゚レクサ(DEMUX)およびマルチホ ゚ートレシ ゙スタファイル(MPRF)を効率的に支援するPLCAアーキテクチャを提供する【構成】 逆方向動作する単一PLCでDEMUXを実施するよう従来のPLCアーキテクチャを修正。1ヒ ゙ットスライス用の読出/書込ホ ゚ートとして機能する各PLCを用いてMPRF用の読出/書込ホ ゚ートを実施。PLC102,110のPLCメモリ114,144は、PLCマルチフ ゚レクサ112(ハ ゚ストランシ ゙スタツリーで構成)がDEMUXとして機能するよう逆方向に動作する際にそのPLCマルチフ ゚レクサからPLCの入力に信号を送るよう修正。レシ ゙スタファイル104,119をPLCA上に設け、様々なモート ゙(通常、順、逆方向)で動作するようPLCメモリ114,130を修正するか書込ホ ゚ート用のOR回路142を設けてMPRFを効率的に実施。各PLCは通常モート ゙で従来のPLC、順方向モート ゙で読出ホ ゚ート、逆方向モート ゙で書込ホ ゚ートとして動作。本修正ではPLCAに通常必要な回路に別回路を設ける必要が殆どなく、DEMUXまたはMPRFの実施に必要なPLCの数が大幅に低減。
請求項（抜粋）：
少なくともnビットの論理セルメモリとその論理セルメモリに接続されたn→1ビットのマルチプレクサとを有し、前記論理セルメモリ中の各セルが一対の交差接続されたインバータを備えている、プログラマブル論理回路であって、前記マルチプレクサが双方向パストランジスタを用いて実施され、前記インバータのうちの少なくとも1つが3状態インバータであり、前記プログラマブル論理回路が、前記3状態インバータがディセーブルにされた場合に1→nデマルチプレクサとして機能することを特徴とする、プログラマブル論理回路。
IPC (4件)：
H03K 17/00
, G11C 11/41
, H01L 21/82
, H03K 19/173 101
G11C 11/34 K
, H01L 21/82 A
