特許
J-GLOBAL ID：200903070241400780

DC-DCコンバータの制御回路、およびその制御方法

発明者：
安河内 克之

安河内 克之 について

, 
伊藤 秀信

伊藤 秀信 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 田中 裕人 ,  山中 郁生
公報種別：公開公報
出願番号（国際出願番号）：特願2004-187918
公開番号（公開出願番号）：特開2006-014482
出願日： 2004年06月25日
公開日（公表日）： 2006年01月12日
要約：
【課題】 同期整流方式のDC-DCコンバータで、軽負荷時に出力電圧の制御電圧値の改善を図り、電力変換効率の改善を図ることが可能なDC-DCコンバータの制御回路、およびその制御方法を提供すること【解決手段】 非反転入力端子が接地電位に接続される比較器COMP2の反転入力端子は、端子(X)を介してチョークコイルL1の一端子に接続される。比較器COMP2の出力端子(N1)は遅延回路DLに接続され、遅延回路DLの出力端子(N2)が論理積ゲート回路AND1に接続される。遅延回路DLは、入力端子(N1)のハイレベルからローレベルへの遷移に遅延が付加される回路である。軽負荷時に、負荷が要求する電力以上に供給された過剰電力が、チョークコイルL1に戻される。出力コンデンサC1に蓄積される過剰電力による出力電圧VOUTの上昇を低減することができる。【選択図】 図1
請求項（抜粋）：
誘導素子に電力を蓄積する際に導通する第1スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じて、スイッチング制御されて導通する第2スイッチング素子とを備えるDC-DCコンバータの制御回路であって、 前記第2スイッチング素子の導通により、時間に対して負の傾きを有して流れる第1電流を監視し、電流方向が反転して所定電流値となることを検出する検出部と、 前記検出部による検出結果に応じて、前記第2スイッチング素子を非導通とする導通制御部とを備えることを特徴とするDC-DCコンバータの制御回路。
IPC (1件)：
H02M 3/155
FI (1件)：
H02M3/155 H
Fターム (18件)：
5H730AA14 ,  5H730AS00 ,  5H730AS01 ,  5H730BB13 ,  5H730BB14 ,  5H730BB57 ,  5H730BB91 ,  5H730DD04 ,  5H730DD26 ,  5H730EE13 ,  5H730EE59 ,  5H730FD01 ,  5H730FD51 ,  5H730FF01 ,  5H730FG05 ,  5H730FG07 ,  5H730FG15 ,  5H730FG23
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM