特許
J-GLOBAL ID：200903070423351601

配線データ生成方法および当該方法により設計される大規模集積回路装置

発明者：
古茂田 道夫

古茂田 道夫 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-221103
公開番号（公開出願番号）：特開2001-044289
出願日： 1999年08月04日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】 階層レイアウトに対応した、低スキュークロックを構成する方法を提供する。【解決手段】 配線データ生成方法は、階層レイアウトによってLSIを設計する際の、配線データの生成を行う配線データ生成方法であって、ブロックレベル格子配線を生成するステップS20と、ブロック内のレイアウトを実行するステップS22と、LSIの、ブロックの領域以外においてLSIレベルの格子配線を生成するステップS26と、ブロックレベル格子配線とを含む。
請求項（抜粋）：
階層レイアウトによってLSIを設計する際の、配線データの生成を行う配線データ生成方法であって、ブロックレベル格子配線を生成するステップと、ブロック内のレイアウトを実行するステップと、LSIの、前記ブロックの領域以外においてLSIレベルの格子配線を生成するステップとを含む、配線データ生成方法。
IPC (2件)：
H01L 21/82 ,  G06F 17/50
FI (6件)：
H01L 21/82 W ,  G06F 15/60 654 G ,  G06F 15/60 658 K ,  G06F 15/60 658 U ,  H01L 21/82 C ,  H01L 21/82 B
Fターム (21件)：
5B046AA08 ,  5B046BA06 ,  5F064AA04 ,  5F064BB19 ,  5F064BB26 ,  5F064BB35 ,  5F064DD03 ,  5F064DD04 ,  5F064DD14 ,  5F064DD20 ,  5F064DD25 ,  5F064EE03 ,  5F064EE05 ,  5F064EE08 ,  5F064EE13 ,  5F064EE17 ,  5F064EE52 ,  5F064EE54 ,  5F064EE57 ,  5F064HH01 ,  5F064HH06
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM