特許
J-GLOBAL ID：200903070674245436

静電気保護回路

発明者：
奥島 基嗣

奥島 基嗣 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2007-104829
公開番号（公開出願番号）：特開2008-263068
出願日： 2007年04月12日
公開日（公表日）： 2008年10月30日
要約：
【課題】通常の出力信号の伝達に影響を与えることなく静電気保護を行う。【解決手段】出力端子Outと、接地端子GNDと、出力端子Outおよび接地端子GND間にドレインおよびソースを接続するNchトランジスタN1と、出力端子Outおよび接地端子GND間を接続する静電気保護素子10aと、NchトランジスタN1のドレインとゲート間を接続する静電気保護素子20と、を備える。ここで、NchトランジスタN1のゲートには、NchトランジスタN2が接続され、出力端子Outに静電気が印加されることで静電気保護素子20に流れる電流と、NchトランジスタN1のゲートからオン状態のNchトランジスタN2を見込んだ抵抗とによって、NchトランジスタN1のゲートの電位が上昇してNchトランジスタN1のゲート・ドレイン間電圧を所望の値以下に制限するように構成する。【選択図】図1
請求項（抜粋）：
第1の端子と、 第2の端子と、 前記第1および第2の端子間にドレインおよびソースを接続する第1のMOSトランジスタと、 前記第1および第2の端子間を接続する第1の静電気保護素子と、 前記第1のMOSトランジスタのドレインとゲート間を接続する第2の静電気保護素子と、 を備えることを特徴とする静電気保護回路。
IPC (5件)：
H01L 21/823 ,  H01L 27/088 ,  H01L 21/822 ,  H01L 27/04 ,  H03K 19/003
FI (3件)：
H01L27/08 102F ,  H01L27/04 H ,  H03K19/003 Z
Fターム (21件)：
5F038BH02 ,  5F038BH03 ,  5F038BH04 ,  5F038BH05 ,  5F038BH06 ,  5F038BH07 ,  5F038BH13 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB07 ,  5F048AC01 ,  5F048CC01 ,  5F048CC07 ,  5F048CC08 ,  5F048CC10 ,  5F048CC16 ,  5F048CC18 ,  5F048CC19 ,  5J032AA02 ,  5J032AA06 ,  5J032AC18
引用特許：
出願人引用 (1件)
  • 米国特許出願公開第2005/0231866号明細書
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM