特許
J-GLOBAL ID：200903070698124443

低電力LSI設計方法

発明者：
殿村 京香

殿村 京香 について


出願人/特許権者：
エヌイーシーマイクロシステム株式会社

エヌイーシーマイクロシステム株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-121108
公開番号（公開出願番号）：特開2002-318826
出願日： 2001年04月19日
公開日（公表日）： 2002年10月31日
要約：
【要約】【課題】データ動作率と入力波形遷移時間の各パラメータから最も低消費電力となるFFを選択することにより、より低消費電力化を可能とする。【解決手段】FFとしてレシオレス型FFとレシオ型FFとの2種を選択候補として有し、上記選択候補のレシオレス型FFとレシオ型FFの消費電力の大小関係がデータ動作率と入力波形遷移時間に依存して変化することを利用して予め設定したデータ動作率と入力波形遷移時間に対する選択候補の各々の消費電力を含む上記選択候補の選択判定用の動作率/入力波形判定ライブラリL10を準備し、論理パス毎のデータ動作率及び入力波形遷移時間を上記動作率/入力波形判定ライブラリL10と比較し、上記選択候補のレシオレス型FFとレシオ型FFのいずれか低電力となる方を上記FFとして選択置換する低電力回路選択置換ステップS20を有する。
請求項（抜粋）：
論理回路としてフリップフロップを含む順序回路を用いるASIC(特定応用専用半導体集積回路)の低消費電力化を目的とする低電力LSI設計方法において、前記フリップフロップとしてレシオレス型構成のフリップフロップであるレシオレス型フリップフロップとレシオ型構成のフリップフロップであるレシオ型フリップフロップとの2種を選択候補として有し、前記選択候補の前記レシオレス型フリップフロップと前記レシオ型フリップフロップの消費電力の大小関係がデータ入力端子のトグル率(遷移回数)に対するクロック端子のトグル率の比であるデータ動作率と入力波形遷移時間に依存して変化することを利用して予め設定したデータ動作率と入力波形遷移時間に対する前記選択候補の各々の消費電力を含む前記選択候補の選択判定用ライブラリを準備し、論理パス毎の前記データ動作率及び前記入力波形遷移時間を前記選択判定用ライブラリと比較し、前記選択候補の前記レシオレス型フリップフロップと前記レシオ型フリップフロップのいずれか低電力となる方を前記フリップフロップとして選択することにより、LSI全体の消費電力を削減することを特徴とする低電力LSI設計方法。
IPC (2件)：
G06F 17/50 658 ,  H01L 27/118
FI (2件)：
G06F 17/50 658 T ,  H01L 21/82 M
Fターム (12件)：
5B046AA08 ,  5B046BA03 ,  5B046BA04 ,  5B046JA03 ,  5B046JA05 ,  5B046KA06 ,  5F064AA03 ,  5F064BB02 ,  5F064BB07 ,  5F064BB19 ,  5F064EE02 ,  5F064HH09
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM