特許
J-GLOBAL ID：200903070757593169
半導体装置用基板並びに半導体装置及びそれらの製造方法
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2004-123894
公開番号（公開出願番号）：特開2004-274071
出願日： 2004年04月20日
公開日（公表日）： 2004年09月30日
要約：
【課題】高密度で薄型であり、かつ高い平滑性をもつ実装面を実現でき、実装の確実性の向上を図る。【解決手段】液状樹脂が硬化されてなる絶縁層1と、表面が前記絶縁層に被覆されずに前記絶縁層の表面よりも凹んだ位置にあり、かつ側面が前記絶縁層に被覆されるように前記絶縁層の一方の面内に形成され、外部要素に接続可能に配置された複数のランド電極4と、前記絶縁層の他方の面に形成され、複数のバイア5により前記各ランド電極と個別に接続された複数の配線領域と、前期複数の配線領域と接続する、配線上必要とされる層を設けた多層構造と、前記多層構造の最上層の配線領域3と個別に接続し、半導体チップに接続可能に配置された複数の接続電極2とを備えた半導体装置用基板並びに半導体装置及びそれらの製造方法。【選択図】図1
請求項（抜粋）：
液状樹脂が硬化されてなる絶縁層と、
表面が前記絶縁層に被覆されずに前記絶縁層の表面よりも凹んだ位置にあり、かつ側面が前記絶縁層に被覆されるように前記絶縁層の一方の面内に形成され、外部要素に接続可能に配置された複数のランド電極と、
前記絶縁層の他方の面に形成され、複数のバイアにより前記各ランド電極と個別に接続された複数の配線領域と、
前期複数の配線領域と接続する、配線上必要とされる層を設けた多層構造と、
前記多層構造の最上層の配線領域と個別に接続し、半導体チップに接続可能に配置された複数の接続電極とを備えたことを特徴とする半導体装置用基板。
IPC (1件)：
FI (2件)：
H01L23/12 N
, H01L23/12 501W
