特許
J-GLOBAL ID：200903070788912475

位相同期回路

発明者：
井上 修司

井上 修司 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2004-103762
公開番号（公開出願番号）：特開2005-294981
出願日： 2004年03月31日
公開日（公表日）： 2005年10月20日
要約：
【課題】外部基準信号に位相同期した信号をつくり出す位相同期回路において、位相同期ループの安定性を保持したまま希望する速度の位相制御を実現すること。【解決手段】積分回路123の前に設けた第2ゲイン回路122により、積分回路123での積分時定数を小さくすることが出来、外部基準信号と発振回路(VCO)14との位相が一致するまでの時間を短縮することができる。また、第2ゲイン回路122のゲイン値を外部で設定出来るようにした第2ゲイン設定回路127により、この位相制御の速度を希望する値に任意に設定することが出来る。【選択図】図1
請求項（抜粋）：
外部信号に位相同期した信号を作り出す位相同期システムにおける定常的な位相偏差であるオフセットを無くするための位相同期回路であって、外部から入力した信号の位相を検出する位相検出回路と、位相検出回路からの出力にゲインをかける第1ゲイン回路と、位相検出回路からの出力にゲインをかけるもう一つのゲイン回路である第2ゲイン回路と、第2ゲイン回路の出力を積分する積分回路と、積分回路の出力をある一定値で制限するリミット回路と、リミット回路の出力にゲインをかける第3ゲイン回路と、第1ゲイン回路の出力と第3ゲイン回路の出力を加算する第1加算回路と、第1加算回路からの出力にある固定値を加算する第2加算回路と、第2加算回路からの出力で決まる周波数の信号を出力する発振回路(VCO)とを備え、第1ゲイン回路及び、第3ゲイン回路で、位相同期ループが安定に動作するように設定し、第2ゲイン回路の設定で積分回路の収束を速めることにより、位相同期ループの安定を保持したまま高速な位相制御ができるようにしたことを特徴とする位相同期回路。
IPC (2件)：
H04N5/12 ,  H03L7/107
FI (2件)：
H04N5/12 Z ,  H03L7/10 E
Fターム (15件)：
5C020CA07 ,  5C020CA11 ,  5C020CA15 ,  5J106AA04 ,  5J106BB04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC41 ,  5J106DD04 ,  5J106DD13 ,  5J106EE10 ,  5J106GG07 ,  5J106HH04 ,  5J106HH10 ,  5J106KK03
引用特許：
出願人引用 (3件)
  • バースト信号復調回路
    公報種別：公開公報   出願番号：特願平7-029315   出願人：日本電気エンジニアリング株式会社
  • 位相同期回路
    公報種別：公開公報   出願番号：特願2000-294811   出願人：株式会社リコー
  • 位相同期回路
    公報種別：公開公報   出願番号：特願2001-363612   出願人：株式会社ケンウッド
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM