特許

J-GLOBAL ID：200903071063782645

論理シミュレーション方法及び論理シミュレーション方法を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体

発明者： 近江谷 康人
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-122205
公開番号（公開出願番号）：特開平10-312311
出願日： 1997年05月13日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】 異なる記憶階層レベルの記憶アクセスの並立化における期待値、及びプロセッサ毎に異なるアドレスへのアクセスと共通なアドレスへのアクセスの混在による期待値をそれぞれ確定する。更に、テストカバレッジの拡大、テスト生成の容易化、バスリクエスト・バス応答のそれぞれの遅延制御による動作タイミングの多様化も課題。【解決手段】 検証対象回路、非検証対象回路であるプロセッサ及び主記憶と主記憶を制御する主記憶制御装置、上記検証対象回路と上記プロセッサと上記主記憶制御装置との間をそれぞれ接続するバス、このバスに接続されるバスモニタから構成されるシミュレーションモデル、テストデータを生成する試験生成部、生成されたテストデータに含まれる指示に従ってテストごとのシミュレーション完了後の期待値比較及びテスト結果判定を行うモニター部から構成される。

請求項（抜粋）：

MESIステートにより構成されN次キャッシュがN-1次キャッシュを包含するキャッシュシステムからなるシミュレーションモデル、テストデータを生成する試験生成部、生成されたテストデータに含まれる指示に従って上記シミュレーションモデルのリセット及び内部設定とクロック供給制御及び停止制御とテストごとのシミュレーション完了後の期待値比較及びテスト結果判定を行うモニター部を備え、検証に用いる動作としての動作条件とキャッシュのステート値を指定し、上記シミュレーションモデルに対するデータ値をキャッシュのステートに応じて動作誤りが検出できるように各テストの始めに初期値として設定しテストの終わりにそれらの最終値を期待値と比較し検証対象回路の動作の正当性を確認することを特徴とする論理シミュレーション方法。

IPC (2件)：

G06F 11/26 ,  G06F 17/50

FI (2件)：

G06F 11/26 ,  G06F 15/60 664 A

引用特許：

審査官引用 (4件)

• 論理シミュレーション装置
  公報種別：公開公報   出願番号：特願平5-167959   出願人：富士通株式会社, 富士通オートメーション株式会社
• 論理シミュレーション方式
  公報種別：公開公報   出願番号：特願平6-064772   出願人：株式会社日立製作所
• 論理回路シミユレーシヨン装置
  公報種別：公開公報   出願番号：特願平3-082311   出願人：沖電気工業株式会社
• 特開平3-138774