特許
J-GLOBAL ID:200903071234531883
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (6件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2003-327517
公開番号(公開出願番号):特開2005-093856
出願日: 2003年09月19日
公開日(公表日): 2005年04月07日
要約:
【課題】半導体基板上に1回のみの成膜工程でゲート絶縁膜を形成した後、仕事関数の異なる導電材料を有するゲート電極を形成する半導体装置の製造方法を提供する。【解決手段】第1素子領域および第2素子領域を有する半導体基板上にゲート絶縁膜を形成し、全面にマスク材を形成した後、マスク材を選択的にエッチングして第1素子領域に位置するゲート絶縁膜部分を露出させるための開口部を形成する工程と、開口部を含むマスク材の全面に第1導電材料膜を形成し、パターニングして少なくとも第1素子領域に位置するゲート絶縁膜部分にパターン状の第1導電材料膜を形成した後、露出したマスク材をエッチング除去する工程と、パターン状の第1導電材料膜を含むゲート絶縁膜上に第1導電材料膜と仕事関数の異なる第2導電材料膜を形成する工程と、第1素子領域のゲート絶縁膜上に第1導電材料膜を有する第1ゲート電極、第2素子領域のゲート絶縁膜上に第2導電材料膜からなる第2ゲート電極を形成する工程とを含む。【選択図】 図1
請求項(抜粋):
第1素子領域および第2素子領域を有する半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の全面にこのゲート絶縁膜に対してエッチング選択比を有するマスク材を形成した後、このマスク材を選択的にエッチングして前記第1素子領域に位置する前記ゲート絶縁膜部分を露出させるための開口部を形成する工程と、
前記開口部を含むマスク材の全面に第1導電材料膜を形成する工程と、
前記第1導電材料膜をパターニングして少なくとも前記第1素子領域に位置する前記ゲート絶縁膜部分にパターン状の第1導電材料膜を形成した後、露出したマスク材をエッチング除去する工程と、
前記パターン状の第1導電材料膜を含む前記ゲート絶縁膜上に前記第1導電材料膜と仕事関数の異なる第2導電材料膜を形成し,この第2導電材料膜で前記第2素子領域に位置する前記ゲート絶縁膜部分を覆う工程と、
前記第1素子領域のゲート絶縁膜上に前記第1導電材料膜を有する第1ゲート電極を形成すると共に、前記第2素子領域のゲート絶縁膜上に前記第2導電材料膜からなる第2ゲート電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L21/8238
, H01L21/28
, H01L27/092
, H01L29/423
, H01L29/49
FI (5件):
H01L27/08 321D
, H01L21/28 301R
, H01L21/28 301S
, H01L27/08 321N
, H01L29/58 G
Fターム (51件):
4M104AA01
, 4M104BB06
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB20
, 4M104BB25
, 4M104BB26
, 4M104BB28
, 4M104BB30
, 4M104BB32
, 4M104BB33
, 4M104CC05
, 4M104DD03
, 4M104DD04
, 4M104DD16
, 4M104DD26
, 4M104DD43
, 4M104DD64
, 4M104DD65
, 4M104DD66
, 4M104DD75
, 4M104EE03
, 4M104EE16
, 4M104FF13
, 4M104FF18
, 4M104FF22
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH16
, 5F048AA09
, 5F048AC03
, 5F048BA01
, 5F048BB08
, 5F048BB09
, 5F048BB10
, 5F048BB11
, 5F048BB12
, 5F048BB14
, 5F048BC06
, 5F048BE04
, 5F048BF02
, 5F048BF06
, 5F048BF07
, 5F048BF12
, 5F048BG13
, 5F048BG14
, 5F048DA25
, 5F048DA27
, 5F048DA30
引用特許:
前のページに戻る