特許
J-GLOBAL ID:200903071274504536
張り合わせ誘電体分離ウェーハおよびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
安倍 逸郎
公報種別:公開公報
出願番号(国際出願番号):特願平11-221451
公開番号(公開出願番号):特開2001-044087
出願日: 1999年08月04日
公開日(公表日): 2001年02月16日
要約:
【要約】【課題】 張り合わせ誘電体分離ウェーハの誘電体分離シリコン島を無欠陥化する。シリコン島表面の酸化膜耐圧特性などの電気的特性を高める。【解決手段】 CZシリコンの引き上げ速度、結晶内温度勾配の平均値を制御して単結晶を作製する。引上速度をVmm/minとし、シリコン融点から1300°Cまでの温度範囲における引上軸方向の結晶内温度勾配の平均値をG°C/mmとしたときのV/G値を、結晶中心から45mmまでの領域では、0.20〜0.22mm2/°C・minに、45mmから外側の領域ではV/G値が単調に増加するように結晶軸方向における引上速度を設定した。この単結晶から微小欠陥が存在しないピュアシリコンウェーハ10を作製し、これを活性層用ウェーハとして張り合わせ、張り合わせ誘電体分離ウェーハを作製する。この結果、誘電体分離シリコン島10Aを無欠陥化でき、その電気的特性を高めることができる。
請求項(抜粋):
支持基板用ウェーハと、この支持基板用ウェーハに張り合わされた活性層用ウェーハとを有し、活性層用ウェーハの表面に積層されたポリシリコン層の表面に、誘電体分離酸化膜により互いに絶縁された複数の誘電体分離シリコン島が形成された張り合わせ誘電体分離ウェーハにおいて、上記活性層用ウェーハを、ウェーハ全面に微小欠陥が存在しないピュアシリコンウェーハとした張り合わせ誘電体分離ウェーハ。
IPC (5件):
H01L 21/02
, C30B 15/20
, H01L 21/208
, H01L 29/786
, H01L 21/336
FI (5件):
H01L 21/02 B
, C30B 15/20
, H01L 21/208 P
, H01L 29/78 627 D
, H01L 29/78 658 K
Fターム (32件):
4G077AA02
, 4G077AB01
, 4G077BA04
, 4G077CF10
, 4G077EH06
, 4G077EH09
, 4G077FJ06
, 4G077FJ07
, 4G077PF51
, 5F053AA12
, 5F053BB04
, 5F053DD01
, 5F053FF04
, 5F053GG01
, 5F053HH04
, 5F053PP08
, 5F053PP20
, 5F053RR03
, 5F110CC02
, 5F110DD12
, 5F110DD13
, 5F110EE09
, 5F110FF02
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG24
, 5F110GG44
, 5F110HK03
, 5F110NN62
, 5F110QQ17
, 5F110QQ30
引用特許:
前のページに戻る