利得可変増幅回路

発明者：
出願人/特許権者：
代理人 (1件)：稲垣清
公報種別：公開公報
出願番号（国際出願番号）：特願平9-204047
公開番号（公開出願番号）：特開平11-055054
出願日： 1997年07月30日
公開日（公表日）： 1999年02月26日
要約：

【要約】【課題】最小利得を容易に設定できる機能を持ちながらも、最大利得時における周波数特性の劣化による最大利得の低下を抑え、これにより利得可変幅の減少を抑止できる利得可変増幅回路を提供する。【解決手段】利得可変増幅回路は、各ベースが入力端子23、24に夫々接続され且つ各エミッタが電流源27に共通接続された第1及び第2のトランジスタ25、26から成る入力差動回路と、ベース、コレクタ及びベースが所定の関係になるように相互に接続された第3〜第8のトランジスタ9〜14から成る利得制御差動回路とを備えている。利得可変増幅回路は更に、相互に直列に接続され、該直列接続点に第5のトランジスタ10のコレクタが接続され、第3のトランジスタ9のコレクタと第1の電源端子30との間に接続された第1及び第2の負荷抵抗15、16と、相互に直列に接続され、該直列接続点に第8のトランジスタ13のコレクタが接続され、第4のトランジスタ14のコレクタと第1の電源端子30との間に接続された第3及び第4の負荷抵抗17、18とを備える。

請求項（抜粋）：

第1の電源と第1の定電流源との間に接続され、第1及び第2の利得制御端子からの利得制御信号に従って、第1及び第2の入力信号を差動増幅して出力する利得可変増幅回路において、ベースが第1の入力端子に接続された第1のトランジスタと、ベースが第2の入力端子に接続された第2のトランジスタとを有し、前記第1及び第2のトランジスタの各エミッタが前記第1の定電流源に共通接続された入力差動回路と、各ベースが前記第1の利得制御端子に夫々接続され且つ各コレクタが第1及び第2の出力端子に夫々接続された第3及び第4のトランジスタと、各ベースが前記第2の利得制御端子に共通接続された第5、第6、第7及び第8のトランジスタとを有し、前記第3、第5及び第6のトランジスタのエミッタが前記第1のトランジスタのコレクタに共通接続され、前記第7、第8及び第4のトランジスタのエミッタが前記第2のトランジスタのコレクタに共通接続され、前記第6及び第7のトランジスタの各コレクタが前記第1の電源に共通接続された利得制御差動回路と、相互に直列に接続され、該直列接続点に前記第5のトランジスタのコレクタが接続され、前記第3のトランジスタのコレクタと前記第1の電源との間に接続された第1及び第2の負荷抵抗と、相互に直列に接続され、該直列接続点に前記第8のトランジスタのコレクタが接続され、前記第4のトランジスタのコレクタと前記第1の電源との間に接続された第3及び第4の負荷抵抗とを備えることを特徴とする利得可変増幅回路。

IPC (2件)：

H03G 3/10 , H03F 3/45

FI (2件)：

H03G 3/10 B , H03F 3/45 Z

引用特許：

審査官引用 (8件)

利得可変回路
公報種別：公開公報出願番号：特願平5-155164 出願人：日本電気株式会社
特開昭60-097712
特開昭60-097712

全件表示

前のページに戻る