半導体メモリのリフレッシュ制御回路

発明者：
出願人/特許権者：
代理人 (1件)：笹島富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-307166
公開番号（公開出願番号）：特開2000-132963
出願日： 1999年10月28日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】本発明は、半導体メモリのリフレッシュ動作時に、消費電力を従来よりも低減できる半導体メモリのリフレッシュ制御回路に関するものである。【解決手段】複数のメモリセルブロック2071〜2074毎にメモリセルを順次リフレッシュし、リフレッシュ欠陥メモリセルが存在する場合には、リフレッシュ欠陥メモリセルと同一のローアドレスを有する他のメモリセルブロックのメモリセルをリフレッシュする時にリフレッシュ欠陥メモリセルも共にリフレッシュする。

請求項（抜粋）：

複数のメモリセルを有するメモリセルブロックを複数備えるメモリセルアレイを有し、前記複数のメモリセルのリフレッシュ動作を制御する半導体メモリのリフレッシュ制御回路において、外部からのリフレッシュ信号の入力に応じて、前記リフレッシュさせるメモリセルのローアドレス及び該メモリセルを有するメモリセルブロックのブロックアドレスを示すアドレス信号を発生させるアドレス信号発生手段と、前記アドレス信号発生手段から入力するアドレス信号が、予め記憶したリフレッシュ欠陥メモリセルのアドレス信号に一致する場合には、前記リフレッシュ信号を用いてローパワーイネーブル信号を生成するローパワーイネーブル信号生成手段と、外部からのセルフリフレッシュイネーブル信号が入力しているときに、前記ローパワーイネーブル信号が入力した場合には、前記アドレス信号発生手段からのアドレス信号に基づいて、前記複数のメモリセルブロックのうちのリフレッシュ欠陥メモリセルを含む1つのメモリセルブロックと正常なメモリセルを含むメモリセルブロックとの、少なくとも2個以上のメモリセルブロックを同時に選択して前記リフレッシュ欠陥メモリセルと正常なメモリセルとをリフレッシュするためのブロックアドレス信号及びローアドレス信号を発生し、前記ローパワーイネーブル信号が入力しない場合には、前記各メモリセルブロックを順次選択してメモリセルを順次リフレッシュするためのブロックアドレス信号及びローアドレス信号を発生するアドレスデコード手段と、を含んで構成されることを特徴とする半導体メモリのリフレッシュ制御回路。

IPC (2件)：

G11C 11/406 , G11C 11/401

FI (3件)：

G11C 11/34 363 K , G11C 11/34 363 L , G11C 11/34 371 D

引用特許：

審査官引用 (9件)

特開昭62-223893
特開平4-010297
冗長セルアレーを有する半導体メモリ装置
公報種別：公開公報出願番号：特願平9-299134 出願人：三星電子株式会社

全件表示

前のページに戻る