特許
J-GLOBAL ID：200903071354567490
ポリシリコン-ポリシリコン・キャパシタ,MOSトランジスタ,バイポーラ・トランジスタを同時に形成する方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-051096
公開番号（公開出願番号）：特開2001-267432
出願日： 2001年02月26日
公開日（公表日）： 2001年09月28日
要約：
【要約】【課題】 CMOSまたはBiCMOS集積回路で使用し、製造するのに複雑または高価でない、ポリシリコン-ポリシリコン・キャパシタを製造する方法を提供する。【解決手段】 ポリシリコン-ポリシリコン・キャパシタ49,MOSトランジスタ18,およびバイポーラ・トランジスタ48を、基板10上に同時に形成する方法であって、前記キャパシタ49の第1のプレート電極と、前記MOSトランジスタ18の電極とを形成するために、前記基板10上に第1のポリシリコン層を付着してパターニングする工程と、前記キャパシタ49の第2のプレート電極と、前記バイポーラ・トランジスタ48の電極とを形成するために、前記基板10上に第2のポリシリコン層を付着してパターニングする工程とを含む。
請求項（抜粋）：
ポリシリコン-ポリシリコン・キャパシタ,MOSトランジスタ,およびバイポーラ・トランジスタを、基板上に同時に形成する方法であって、前記キャパシタの第1のプレート電極と、前記MOSトランジスタの電極とを形成するために、前記基板上に第1のポリシリコン層を付着してパターニングする工程と、前記キャパシタの第2のプレート電極と、前記バイポーラ・トランジスタの電極とを形成するために、前記基板上に第2のポリシリコン層を付着してパターニングする工程とを含み、前記第2のポリシリコン層が、SiGeポリシリコンを含む、方法。
IPC (7件)：
H01L 21/8234
, H01L 27/06
, H01L 27/04
, H01L 21/822
, H01L 29/73
, H01L 21/331
, H01L 29/737
H01L 27/06 102 A
, H01L 27/04 C
, H01L 29/72 Z
, H01L 29/72 H
