特許

J-GLOBAL ID：200903071384647723

マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板

発明者： バージュ、チエリ ,  オーベルトン-エルベ、アンドレ ,  阿賀 浩司 ,  楯 直人
出願人/特許権者： エス オー イ テク シリコン オン インシュレータ テクノロジース
代理人 (1件)： 佐藤 正年 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-519480
公開番号（公開出願番号）：特表2003-509838
出願日： 2000年08月17日
公開日（公表日）： 2003年03月11日
要約：

【要約】本発明は、少なくとも表裏の一方の面に機能層(52)を備えたマイクロエレクトロニクス又はオプトエレクトロニクス用基板(50)の処理方法に関する。本発明による方法は、機能層(52)の露出表面(54)に対する化学-機械的研磨工程を含み、この研磨工程の実行前に還元性雰囲気(100)内での焼鈍工程を更に含むことを特徴とする。

請求項（抜粋）：

少なくとも表裏の一方の面に機能層(52)を備えたマイクロエレクトロニクス又はオプトエレクトロニクス用基板(50)の処理に際して前記機能層(52)の露出表面(54)に対する化学-機械的研磨工程を含む基板処理方法において、前記研磨工程(200、200A、200B、200C、200D)の前に還元性雰囲気下での焼鈍工程(100、100A、100B、100C、101D、102D)を更に含むことを特徴とする処理方法。

IPC (4件)：

H01L 21/324 ,  H01L 21/26 ,  H01L 21/304 622 ,  H01L 27/12

FI (5件)：

H01L 21/324 X ,  H01L 21/304 622 N ,  H01L 27/12 B ,  H01L 21/26 F ,  H01L 21/26 G

引用特許：

審査官引用 (4件)

• 半導体基板の作成方法
  公報種別：公開公報   出願番号：特願平9-361083   出願人：キヤノン株式会社
• シリコンウェーハの製造方法およびシリコンウェーハ
  公報種別：公開公報   出願番号：特願平9-080939   出願人：三菱電機株式会社
• 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
  公報種別：公開公報   出願番号：特願平8-094855   出願人：信越半導体株式会社
• SOI基板の製造方法
  公報種別：公開公報   出願番号：特願平9-171620   出願人：日本電信電話株式会社