リセットパルス発生回路

発明者：
出願人/特許権者：
代理人 (1件)：岡田敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-229702
公開番号（公開出願番号）：特開平8-097694
出願日： 1994年09月26日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】電源オン・オフ時にリセットパルスを発生することが必要とされるLSIに好適なリセットパルス発生回路を提供すること。【構成】基準電圧発生回路1と、電圧分圧発生回路2と、比較回路3とを有し、基準電圧と分圧された電圧とを前記比較回路3により比較し、電源電圧VDDの低下を検知してリセットパルスを出力する低電圧検出回路と、該低電圧検出回路の出力と電源との間に接続された容量5とを具備し、電源オン時には前記容量5を介してリセットパルスを出力する。

請求項（抜粋）：

電源オフを検知してリセットパルスを出力する低電圧検出回路と、該低電圧検出回路の出力と電源との間に接続された容量とを具備し、電源オン時には前記容量を介してリセットパルスを出力することを特徴とするリセットパルス発生回路。

引用特許：

審査官引用 (5件)

CPUリセツト回路
公報種別：公開公報出願番号：特願平3-211781 出願人：株式会社村田製作所
オートクリア回路
公報種別：公開公報出願番号：特願平5-335468 出願人：株式会社東芝
セット/リセット信号発生回路
公報種別：公開公報出願番号：特願平4-138246 出願人：ローム株式会社

全件表示

前のページに戻る