特許
J-GLOBAL ID:200903071782074865
ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ
発明者:
,
出願人/特許権者:
代理人 (6件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別:公表公報
出願番号(国際出願番号):特願2002-533364
公開番号(公開出願番号):特表2004-511103
出願日: 2001年10月02日
公開日(公表日): 2004年04月08日
要約:
ゲート電極(21)上およびソース/ドレイン領域(26)上のニッケルシリサイド層(30)の、シリコン窒化物側壁スペーサ(24)に沿ったブリッジングは、ゲート電極(21)の側面上および半導体基板(20)の隣接する表面上に比較的厚いシリコン酸化物ライナ(23)を形成し、その後その上にシリコン窒化物側壁スペーサ(24)を形成することによって、防止される。実施例は、約200Åから約600Åの厚さの二酸化シリコンライナ(23)を形成し、その後シリコン窒化物側壁スペーサ(24)をその上に形成するステップを含む。
請求項(抜粋):
半導体装置の製造方法であって、
半導体基板(20)の上面上に、ゲート絶縁層(22)を介して、対向する側面を有するシリコンゲート電極(21)を形成するステップと、
該ゲート電極(21)の対向する側面上に、および該ゲート電極(21)の対向する側面に隣接する該半導体基板(20)の上面上に、シリコン酸化物ライナ(23)を約200Åから約600Åの厚さで形成するステップと、
該ゲート電極(21)の対向する側面上に、該シリコン酸化物ライナ(23)を介して、シリコン窒化物側壁スペーサ(24)を形成するステップと、
該ゲート電極(21)上に、および該基板(20)の露出面上に、ニッケルの層を堆積するステップと、
加熱により該ニッケルの層を下層のシリコンと反応させて、該ゲート電極(21)上にニッケルシリサイド層(30)を、および該基板(20)の露出面上にニッケルシリサイド層(31)を形成するステップとを含む、方法。
IPC (5件):
H01L21/336
, H01L21/28
, H01L29/423
, H01L29/49
, H01L29/78
FI (3件):
H01L29/78 301P
, H01L21/28 301S
, H01L29/58 G
Fターム (33件):
4M104BB01
, 4M104BB21
, 4M104CC05
, 4M104DD02
, 4M104DD04
, 4M104DD22
, 4M104EE09
, 4M104EE12
, 4M104EE16
, 4M104EE17
, 4M104GG09
, 4M104HH20
, 5F140AA14
, 5F140BD05
, 5F140BE07
, 5F140BE10
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG34
, 5F140BG45
, 5F140BG52
, 5F140BG53
, 5F140BG56
, 5F140BJ01
, 5F140BJ08
, 5F140BK24
, 5F140BK34
, 5F140BK39
, 5F140CF04
引用特許: