特許
J-GLOBAL ID：200903071856160602
強誘電体記憶素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-348525
公開番号（公開出願番号）：特開2000-216350
出願日： 1999年12月08日
公開日（公表日）： 2000年08月04日
要約：
【要約】 (修正有)【課題】 Tiが強誘電体膜に拡散することを効果的に防止できる強誘電体記憶素子の製造方法を提供する。【解決手段】 強誘電体記憶素子の製造方法において、トランジスタが形成された半導体基板10の上に第1層間絶縁膜11,12を形成する段階;前記第1層間絶縁膜の上にキャパシタの下部電極200を形成する第1電導膜13,14及び強誘電体膜15Aを形成する段階;及び前記強誘電体膜の上に、内部に酸素を含むPt膜を多層構造16A,16Bで形成してキャパシタの上部電極16を形成する段階を含むことを特徴とする。
請求項（抜粋）：
強誘電体記憶素子の製造方法において、トランジスタの形成された半導体基板の上に第1層間絶縁膜を形成する段階;前記第1層間絶縁膜の上にキャパシタの下部電極を形成する第1電導膜及び強誘電体膜を形成する段階;及び前記強誘電体膜の上に、内部に酸素を含むPt膜を多層構造で形成してキャパシタの上部電極を形成する段階を含むことを特徴とする強誘電体記憶素子の製造方法。
IPC (5件)：
H01L 27/10 451
, H01L 21/28 301
, H01L 21/768
, H01L 27/108
, H01L 21/8242
H01L 27/10 451
, H01L 21/28 301 R
, H01L 21/90 A
, H01L 27/10 651
