特許
J-GLOBAL ID：200903071865734131

半導体装置

発明者：
諏訪 元大

諏訪 元大 について

, 
三輪 孝志

三輪 孝志 について

, 
白井 優之

白井 優之 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-261556
公開番号（公開出願番号）：特開2001-085553
出願日： 1999年09月16日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】外部端子を格子状に配置する半導体装置において、半導体素子と内部端子間の接続用配線を有効に引き出しつつ、電気的特性に優れた内部端子配置を有する半導体装置を提供する。【解決手段】 外部端子を格子状に配置する半導体装置において、信号配線層4上に配置される第一の内部端子のピッチ24を第二の内部端子ピッチ25の整数倍とし、第一の内部端子22に電源端子またはグランド端子を配置し、第二の内部端子23に配置される信号端子の割合を、信号配線層4に配置される信号端子の割合より多くする。
請求項（抜粋）：
半導体素子と、信号用配線層および前記信号用配線層とは異なる電源用またはグランド用の配線層を備え、前記半導体素子と電気的に接続される複数の接続端子と、これら複数の接続端子と電気的に接続され前記信号用配線層に設けられた複数の内部端子と、これら内部端子とスルーホールを介して電気的に接続される複数の外部端子とを備えた基板とを備えた半導体装置において、前記基板の前記信号用配線層には、前記複数の内部端子として、信号端子ならびに電源用またはグランド用の端子とを備え、信号用配線層に設けられた信号配線によって、前記信号端子と前記接続端子とが接続され、少なくとも、前記接続端子の列に最も近い列として配置される第一の内部端子列には、電源用またはグランド用の端子が少なくとも配置され、前記第一の内部端子列の次に前記接続端子に近い列として配置される第二の内部端子列には、第二の内部端子列における内部端子のうちの信号端子の占める割合が、前記信号用配線層全体における内部端子のうちの信号端子の占める割合よりも多くなるように信号端子が配置され、前記第一の内部端子列の端子ピッチは前記第二の内部端子列の端子ピッチの整数倍となるピッチを有するように、内部端子が配置されていることを特徴とする半導体装置。
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM