特許
J-GLOBAL ID：200903072086189590

フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法

発明者：
葉山 雅洋

葉山 雅洋 について


出願人/特許権者：
日本電気アイシーマイコンシステム株式会社

日本電気アイシーマイコンシステム株式会社 について


代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-273659
公開番号（公開出願番号）：特開2000-105694
出願日： 1998年09月28日
公開日（公表日）： 2000年04月11日
要約：
【要約】【課題】 フラッシュメモリの書き換え処理の中断による書込不良を確実かつ迅速に検出すること。【解決手段】 フラッシュメモリを備え、該フラッシュメモリに格納されるプログラムの書き換えを行うセルフプログラミング機能を持ったマイクロコンピュータにおけるフラッシュメモリへのプログラム格納方法において、書き換え用のプログラムを前記フラッシュメモリに書き込む際に、前記フラッシュメモリの一部に複数のフラグ領域を設け、書き換え処理の複数の段階の終了判定または良否の判定を行い、その結果を前記複数のフラグ領域のそれぞれに記録する。
請求項（抜粋）：
フラッシュメモリを備え、該フラッシュメモリに格納されるプログラムの書き換えを行うセルフプログラミング機能を持ったマイクロコンピュータにおいて、前記フラッシュメモリに対する書き換え処理手順のプログラムを格納する書き換えプログラム領域と、外部記憶手段または、前記書き換えプログラム領域に格納された書き換え用のプログラムを前記フラッシュメモリに書き込む際に、前記フラッシュメモリの一部に複数のフラグ領域を設け、書き換え処理の複数の段階の終了判定または良否の判定を行い、その結果を前記複数のフラグ領域のそれぞれに記録する制御装置とを有することを特徴とするフラッシュメモリを備えたマイクロコンピュータ。
IPC (5件)：
G06F 9/06 540 ,  G06F 11/30 305 ,  G06F 15/78 510 ,  G06F 15/78 ,  G11C 16/02
FI (5件)：
G06F 9/06 540 M ,  G06F 11/30 305 H ,  G06F 15/78 510 K ,  G06F 15/78 510 A ,  G11C 17/00 601 Q
Fターム (15件)：
5B025AA01 ,  5B025AC01 ,  5B025AE09 ,  5B042GA07 ,  5B042GA13 ,  5B042GA33 ,  5B042GC08 ,  5B042JJ36 ,  5B042LA06 ,  5B062AA08 ,  5B062CC03 ,  5B062JJ06 ,  5B076CA01 ,  5B076EA03 ,  5B076EB03
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM