特許
J-GLOBAL ID：200903072194014259
高密度MOSゲート型電力装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-097006
公開番号（公開出願番号）：特開2000-307115
出願日： 2000年03月31日
公開日（公表日）： 2000年11月02日
要約：
【要約】 (修正有)【課題】高密度MOSゲート型装置及びその製造方法を提供する。【解決手段】高濃度ドープにされたN型基板101上に適切な抵抗率のN型エピタキシヤル層102を堆積しゲート205部をマスクしてP型ドーズを注入し、P型ボデー210及びP井戸領域103を形成する。マスクにより選択的にN型ドーズを注入してNソース201を形成し、更にマスクしてゲート用トレンチをエツチングして絶縁膜204を成膜の上ポリシリコンを堆積しゲート205を残して平坦化する。ホスシリケートガラスを堆積してソース201及びゲート205上部を残してエツチングしてインターレベル誘電体207を形成し、その上にソースメタル212を堆積してドレインを接点として機能させる。
請求項（抜粋）：
半導体基板と、上記基板上に堆積される第1の伝導型のドープされた上層とを有する高密度MOSゲート型装置であって、上記上層は、上記第1の伝導型の高濃度ドープされたソース領域と第1の伝導型とは反対の第2の伝導型のドープされた井戸領域とを有し、上記上層の上面は、上記ソース領域のための接触域と、上記上層の中の上記第2の伝導型の高濃度ドープされた深いボデー領域のための接触域を含む窪んだ部分とを有し、上記深いボデー領域は上記窪んだ部分の下にあり、浅いボデー領域は上記ソース領域のための接触域の下にあり、上記上層には、絶縁層によって上記上層から隔離された導通材料を含むトレンチゲートが堆積され、電力MOSFETと絶縁されたゲート型バイポーラトランジスタとMOS制御されたサイリスタとを含む群から選択されることを特徴とする高密度MOSゲート型装置。
IPC (5件)：
H01L 29/78 653
, H01L 29/78 652
, H01L 29/78 655
, H01L 29/74
, H01L 29/749
H01L 29/78 653 A
, H01L 29/78 652 D
, H01L 29/78 655 A
, H01L 29/74 X
, H01L 29/74 601 A
出願人引用 (5件)
全件表示
審査官引用 (3件)
前のページに戻る
