特許

J-GLOBAL ID：200903072420209130

半導体装置及びその製造方法

発明者： 中沢 芳人 ,  谷ッ田 雄司 ,  大石 健太郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2001-372888
公開番号（公開出願番号）：特開2003-174167
出願日： 2001年12月06日
公開日（公表日）： 2003年06月20日
要約：

【要約】【課題】 溝の微細化に伴うオン抵抗の増加を抑制する。【解決手段】 半導体基板の主面の第1半導体領域と、前記第1半導体領域上に形成され、前記第1半導体領域と逆の導電型を持つ第2半導体領域と、前記第2半導体領域内に形成され、前記第1半導体領域と同一導電型の第3半導体領域と、前記第1、第2及び第3半導体領域内に形成され、前記半導体基板の主面の第1方向に延在する溝と、前記溝内及び溝外に形成された絶縁膜と、前記溝内及び溝外の絶縁膜上に形成された導電体とを有する半導体装置であって、前記第1方向に垂直な第2方向を含む平面内において、前記溝外に形成された導電体の第2方向の幅は、前記溝内に形成された導電体の第2方向の幅より大きく、前記溝外に形成された導電体の厚さは、前記溝内に形成された導電体の第2方向の幅よりも大きい。

請求項（抜粋）：

半導体基板の主面の第1半導体領域と、前記第1半導体領域上に形成され、前記第1半導体領域と逆の導電型を持つ第2半導体領域と、前記第2半導体領域内に形成され、前記第1半導体領域と同一導電型の第3半導体領域と、前記第1、第2及び第3半導体領域内に形成され、前記半導体基板の主面の第1方向に延在する溝と、前記溝内及び溝外に形成された絶縁膜と、前記溝内及び溝外の絶縁膜上に形成された導電体とを有する半導体装置であって、前記第1方向に垂直な第2方向を含む平面内において、前記溝外に形成された導電体の第2方向の幅は、前記溝内に形成された導電体の第2方向の幅より大きく、前記溝外に形成された導電体の厚さは、前記溝内に形成された導電体の第2方向の幅よりも大きいことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 653 ,  H01L 29/78 652 ,  H01L 29/78 ,  H01L 21/336

FI (7件)：

H01L 29/78 653 A ,  H01L 29/78 652 B ,  H01L 29/78 652 K ,  H01L 29/78 658 A ,  H01L 29/78 658 G ,  H01L 29/78 658 F ,  H01L 29/78 658 B

引用特許：

審査官引用 (4件)

• MOS型半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-196309   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-072422   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-333958   出願人：トヨタ自動車株式会社
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平10-352828   出願人：日本電気株式会社