特許
J-GLOBAL ID:200903072593523043

半導体装置

発明者:
出願人/特許権者:
代理人 (2件): 岡田 敬 ,  須藤 克彦
公報種別:公開公報
出願番号(国際出願番号):特願2003-174464
公開番号(公開出願番号):特開2005-011986
出願日: 2003年06月19日
公開日(公表日): 2005年01月13日
要約:
【課題】従来の1チップデュアル型MOSFETは、2つのMOSFETのチップを並べて、ドレイン電極をショートさせる構造のため、実装面積が大きく、また、ドレイン電極間の抵抗も低減できない問題があり、市場要求である小型化・薄型化にも限界があった。【解決手段】本発明は、2つのMOSFETの半導体チップのドレイン電極同士を直接接続し、2つのチップを重畳させるものである。デュアル型MOSFETでは、ドレイン電極を外部に導出する必要が無く、2つのゲート端子および2つのソース端子のみであるため、これら4端子をリードフレーム又は導電パターンにより外部に導出する。これにより装置の小型化と低オン抵抗化を実現できる。【選択図】 図1
請求項(抜粋):
表面電極及び裏面電極を有する2つの半導体チップの裏面電極同士を直接接続して両チップを重畳し、前記両チップの表面電極を外部に導出することを特徴とする半導体装置。
IPC (4件):
H01L29/78 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18
FI (7件):
H01L29/78 652Q ,  H01L29/78 652S ,  H01L29/78 653A ,  H01L29/78 656A ,  H01L29/78 657C ,  H01L25/08 Z ,  H01L25/08 B
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る