特許
J-GLOBAL ID：200903072641220368
半導体装置の製造方法および半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
小林 茂
, 和泉 良彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-052678
公開番号（公開出願番号）：特開2008-218636
出願日： 2007年03月02日
公開日（公表日）： 2008年09月18日
要約：
【課題】信頼性に優れた半導体装置の製造方法および半導体装置を提供すること。【解決手段】半絶縁性InP基板1上にInGaAsバッファー層2、InPサブコレクタ層3、InGaAsコレクタコンタクト層4、InP層5、InGaAsコレクタ層6、InGaAsベース層7、薄膜InP層8を順次積層し、薄膜InP層8上にシリコン窒化膜9を堆積し、それの開口部内においてInPエミッタ層10、InP層11、InGaAsエミッタコンタクト層12を順次エピタキシャル再成長させ、エミッタコンタクト層12表面全体を含むようにエミッタ電極メタル13を形成し、シリコン窒化膜9を開口部周辺の一部を残して除去し、露出した薄膜InP層8を除去し、ベース層7を露出させる工程を有するヘテロ接合バイポーラトランジスタの製造方法を構成する。【選択図】図6
請求項（抜粋）：
基板上に、第一の半導体層と、該第一の半導体層の面積よりも狭い面積をもち該第一の半導体層と同一の物質からなる第二の半導体層とがこの順序で積層されてなる構造を有する半導体装置の製造方法であって、
前記第一の半導体層上に開口部を有する誘電体膜を形成する工程と、
前記開口部内に露出した前記第一の半導体層上に前記第二の半導体層をエピタキシャル成長させる工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/331
, H01L 29/737
5F003AP04
, 5F003AP05
, 5F003BA11
, 5F003BA13
, 5F003BA92
, 5F003BB01
, 5F003BB04
, 5F003BE01
, 5F003BE02
, 5F003BE04
, 5F003BE08
, 5F003BE90
, 5F003BF06
, 5F003BH08
, 5F003BH99
, 5F003BM02
, 5F003BM03
, 5F003BP11
, 5F003BP12
, 5F003BP31
, 5F003BP95
