特許
J-GLOBAL ID：200903072686923858

半導体装置およびその製造方法

発明者：
荒井 千広

荒井 千広 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2001-204577
公開番号（公開出願番号）：特開2003-023142
出願日： 2001年07月05日
公開日（公表日）： 2003年01月24日
要約：
【要約】【課題】 同一基板に形成された高性能なフォトダイオードと半導体集積回路とを電気的に分離する。【解決手段】 半導体装置1を、高濃度N型シリコン基板5、第1低濃度N型エピタキシャル層6、第2低濃度N型エピタキシャル層7およびP型アノード取り出し領域8から成るフォトダイオード2と、第1低濃度N型エピタキシャル層6のP型ウェル領域9に形成した半導体集積回路とから構成する。これにより、P型アノード取り出し領域8から第2低濃度N型エピタキシャル層7、第1低濃度N型エピタキシャル層6に広がる空乏層が形成され、フォトダイオード2の特性が向上する。さらに、高濃度N型シリコン基板5および第1低濃度N型エピタキシャル層6と半導体集積回路とはP型ウェル領域9で隔てられ、フォトダイオード2と半導体集積回路との間、半導体集積回路間での電気的干渉が防止される。
請求項（抜粋）：
フォトダイオードと半導体集積回路とが同一基板に形成された半導体装置において、第1導電型で高不純物濃度の半導体基板の上に形成された、第1導電型で前記半導体基板よりも低不純物濃度の第1半導体層と、フォトダイオードが形成される領域内の前記第1半導体層の上に形成された、第1導電型で前記半導体基板よりも低不純物濃度の第2半導体層と、前記第2半導体層の上に形成された、前記フォトダイオードで生成される電荷を取り出す領域である第2導電型の電荷取り出し領域と、前記第1半導体層の表面から内部に形成された第2導電型の半導体領域と、前記半導体領域の上に形成された半導体集積回路と、を有することを特徴とする半導体装置。
IPC (4件)：
H01L 27/14 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 31/10
FI (3件)：
H01L 27/14 Z ,  H01L 31/10 A ,  H01L 27/06 101 D
Fターム (20件)：
4M118AA10 ,  4M118AB10 ,  4M118BA06 ,  4M118CA03 ,  4M118FC06 ,  4M118FC09 ,  4M118FC15 ,  5F049MA02 ,  5F049MB03 ,  5F049QA15 ,  5F049RA08 ,  5F049RA10 ,  5F049SS03 ,  5F082AA11 ,  5F082AA24 ,  5F082BA02 ,  5F082BC03 ,  5F082BC11 ,  5F082EA02 ,  5F082EA10
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM