特許
J-GLOBAL ID:200903072954589508
電界効果トランジスタ及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
石島 茂男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-287761
公開番号(公開出願番号):特開2003-101021
出願日: 2001年09月20日
公開日(公表日): 2003年04月04日
要約:
【要約】【課題】電界効果トランジスタのアバランシェ破壊耐量を強くする技術に関する。【解決手段】本発明のMOSFET1によれば、ボディ領域32の下層に、ボディ領域32と共に第1のPN接合85を形成する埋め込み領域22が配置されている。MOSFET1に高電圧が印加されると第1のPN接合85がアバランシェブレークダウンし、第1のPN接合85に電流が流れるが、第1のPN接合85は、ボディ領域32の底面に位置し、面積が大きく、第1のPN接合85に大電流が流れても、その電流は全体に均一に流れ、電流集中が生じにくいので、電流集中が原因となる素子破壊が生じにくくなる。
請求項(抜粋):
第1導電型のドレイン層と、前記ドレイン層の表面側から、第2導電型の不純物が拡散されることで形成され、その拡散深さが、前記ドレイン層の厚みよりも浅い拡散領域からなるボディ領域と、前記ボディ領域の表面側から第1導電型の不純物が拡散されることで形成された拡散領域からなり、前記ボディ領域内部に配置された第1導電型のソース領域と、前記ボディ領域の一部であって、前記ボディ領域の縁と前記ソース領域の縁との間に位置するチャネル領域と、少なくとも前記チャネル領域の表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜の表面に配置されたゲート電極膜とを有し、前記ゲート電極膜に印加された電圧により、前記チャネル領域の表面が反転すると、前記チャネル領域の外側に位置する前記ドレイン層と前記ソース領域とが電気的に接続される電界効果トランジスタであって、前記ドレイン層内に位置し、前記ボディ領域と接して配置された埋め込み領域を有し、前記ドレイン層のうち、前記ボディ領域と接する部分の不純物濃度は、前記埋め込み領域の不純物濃度が最も高くなるように構成された電界効果トランジスタ。
IPC (4件):
H01L 29/78 652
, H01L 29/78
, H01L 29/78 655
, H01L 21/336
FI (6件):
H01L 29/78 652 D
, H01L 29/78 652 L
, H01L 29/78 652 P
, H01L 29/78 652 S
, H01L 29/78 655 A
, H01L 29/78 658 A
引用特許:
審査官引用 (6件)
-
電界効果型半導体装置
公報種別:公開公報
出願番号:特願平10-248141
出願人:三菱電機株式会社
-
特開昭59-098557
-
特開平3-205832
-
特開昭63-299279
-
半導体装置
公報種別:公開公報
出願番号:特願平6-280109
出願人:富士電機株式会社
-
縦型MOS電界効果トランジスタ
公報種別:公開公報
出願番号:特願平11-311769
出願人:新電元工業株式会社
全件表示
前のページに戻る