特許
J-GLOBAL ID：200903073058763473
スイッチング電源装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-362970
公開番号（公開出願番号）：特開2002-262570
出願日： 2001年11月28日
公開日（公表日）： 2002年09月13日
要約：
【要約】【課題】軽負荷時、無負荷時に循環電流を低減して導通損失を低減し、スイッチング電源の高効率化および小型軽量化を図る。【解決手段】第1のスイッチング素子Q1のオン期間にトランスTの1次巻線T1にエネルギーを蓄え、第1のスイッチング素子Q1のオフ期間にトランスTの2次巻線T2からエネルギーを放出するスイッチング電源装置において、第1のスイッチング素子Q1の制御端子にオフ期間延長回路15を接続して第1の制御回路11を構成し、2次巻線T2からエネルギーを放出した後も、所定の時間トランジスタTr3をオンし続けて第1のスイッチング素子Q1のオフ期間を所定の時間延長する。また、軽負荷時に第2の制御回路12内のフォトトランジスタPC3をオンすることによって第2のスイッチング素子Q2のオン時間を2次巻線T2からエネルギーを放出する時間よりも短くする。
請求項（抜粋）：
1次巻線と2次巻線を有するトランスTと第1のスイッチ回路と入力電源とが直列に接続され、第2のスイッチ回路とキャパシタCの直列回路が前記第1のスイッチ回路の一端に接続され、前記トランスのTの2次巻線に整流素子Dsを含む整流平滑回路が接続され、前記第1のスイッチ回路を、第1のスイッチング素子Q1、第1のダイオードD1、および第1のキャパシタC1の並列接続回路で構成し、前記第2のスイッチ回路を、第2のスイッチング素子Q2、第2のダイオードD2、および第2のキャパシタC2の並列接続回路で構成し、前記第1、第2のスイッチング素子Q1、Q2を両スイッチング素子が共にオフする期間を挟んで交互にオン/オフするスイッチング制御回路を備え、前記第1のスイッチング素子のオン期間に前記トランスTの1次巻線にエネルギーを蓄え、前記第1のスイッチング素子のオフ期間に該トランスの2次巻線からエネルギ-を放出するスイッチング電源装置において、前記スイッチング制御回路は、前記2次巻線からエネルギーを放出した後も、前記第1のスイッチング素子Q1のオフ期間を所定の時間継続してスイッチング周波数を低下させるオフ期間延長手段を備えたことを特徴とするスイッチング電源装置。
Fターム (20件)：
5H730AA02
, 5H730AA14
, 5H730AA15
, 5H730AS01
, 5H730BB43
, 5H730BB52
, 5H730DD04
, 5H730DD23
, 5H730DD27
, 5H730DD42
, 5H730EE02
, 5H730EE07
, 5H730EE72
, 5H730FD01
, 5H730FF01
, 5H730FF19
, 5H730FG07
, 5H730FG25
, 5H730FV05
, 5H730XC20
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
