特許
J-GLOBAL ID:200903073132511694
プリント基板の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
小森 久夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-001629
公開番号(公開出願番号):特開2000-200957
出願日: 1999年01月07日
公開日(公表日): 2000年07月18日
要約:
【要約】【課題】回路パターンを構成する各線路について配置状態や形状等に応じて太らせたレジスト膜を形成した後、エッチングを行うことによって所望の線路幅で回路パターンを形成することができるプリント基板の製造方法を提供する。【解決手段】線路間隔Aに接している側のサイドエッチングの量をX、線路間隔Bに接している側のサイドエッチングの量をYとするエッチングファクタを加えている。すなわち、このエッチングファクタは、回路パターンを構成する各線路の配置状態や形状等に応じて変化するエッチング液の流れに応じてサイドエッチングが進行する量を変化させたものである。したがって、このエッチングファクタを加味したパターン形状のレジスト膜を形成してエッチングを行うことで、所望の線路幅の線路からなる回路パターンを形成することができる。
請求項(抜粋):
基板の少なくとも一方の面に設けられた導電膜層を所定の回路パターンに形成するために、前記導電膜層上に上記回路パターンを構成する各線路を太らせたパターン形状のレジスト膜を形成した後にエッチングを行うプリント基板の製造方法であって、前記レジスト膜は、各線路について線路間隔に応じて太らせる量を変化させたパターン形状であるプリント基板の製造方法。
Fターム (7件):
5E339BE13
, 5E339CE02
, 5E339CE12
, 5E339CE15
, 5E339FF01
, 5E339FF02
, 5E339GG02
引用特許:
審査官引用 (3件)
-
プリント基板の製造方法
公報種別:公開公報
出願番号:特願平3-293574
出願人:ソニー株式会社
-
回路基板の製造方法
公報種別:公開公報
出願番号:特願平7-070409
出願人:日本電気株式会社
-
薄膜配線の形成方法
公報種別:公開公報
出願番号:特願平6-009962
出願人:株式会社東芝
前のページに戻る