特許
J-GLOBAL ID:200903073309596954
不揮発性メモリトランジスタを含む半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-177146
公開番号(公開出願番号):特開2001-007305
出願日: 1999年06月23日
公開日(公表日): 2001年01月12日
要約:
【要約】【課題】 複数の異なる電圧レベルで動作される電界効果型トランジスタを含み、ロジックとの混載が可能な、不揮発性メモリトランジスタを含む半導体装置を提供する。【解決手段】 半導体装置は、メモリ領域4000と、異なる電圧レベルで動作される電界効果型トランジスタを含む第1、第2および第3のトランジスタ領域と1000,2000,3000、とを有する。メモリ領域4000は、スプリットゲート構造の不揮発性メモリトランジスタ400を含み、第1のトランジスタ領域1000は、第1の電圧レベルで動作される第1の電圧型トランジスタ100を含み、第2のトランジスタ領域2000は、第2の電圧レベルで動作される第2の電圧型トランジスタ200を含み、第3のトランジスタ領域3000は、第3の電圧レベルで動作される第3の電圧型トランジスタ300を含む。第2の電圧型トランジスタ200は、そのゲート絶縁層22が、少なくとも2層の絶縁層22a,22bからなる。絶縁層22bは、第1の電圧型トランジスタ100のゲート絶縁層20と同じ工程で形成される。
請求項(抜粋):
メモリ領域と、異なる電圧レベルで動作される電界効果型トランジスタを含む第1、第2および第3のトランジスタ領域と、を含み、前記メモリ領域は、スプリットゲート構造の不揮発性メモリトランジスタを含み、前記第1のトランジスタ領域は、第1の電圧レベルで動作される第1の電圧型トランジスタを含み、前記第2のトランジスタ領域は、第2の電圧レベルで動作される第2の電圧型トランジスタを含み、前記第3のトランジスタ領域は、第3の電圧レベルで動作される第3の電圧型トランジスタを含み、前記第2の電圧型トランジスタは、そのゲート絶縁層が、少なくとも2層の絶縁層からなり、かつ、前記第1の電圧型トランジスタのゲート絶縁層と同じ工程で形成された絶縁層を含む、不揮発性メモリトランジスタを含む半導体装置。
IPC (9件):
H01L 27/115
, H01L 27/04
, H01L 21/822
, H01L 21/8234
, H01L 27/088
, H01L 27/10 481
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (5件):
H01L 27/10 434
, H01L 27/10 481
, H01L 27/04 C
, H01L 27/08 102 A
, H01L 29/78 371
Fターム (63件):
5F001AA05
, 5F001AA33
, 5F001AA63
, 5F001AB03
, 5F001AC02
, 5F001AC06
, 5F001AD12
, 5F001AD61
, 5F001AD62
, 5F001AE02
, 5F001AE03
, 5F001AE08
, 5F001AG10
, 5F001AG21
, 5F001AG22
, 5F001AG40
, 5F038CA03
, 5F038DF03
, 5F038DF05
, 5F038DF12
, 5F048AB01
, 5F048AB03
, 5F048AB05
, 5F048AB06
, 5F048AB07
, 5F048AC03
, 5F048BA01
, 5F048BB05
, 5F048BB13
, 5F048BB16
, 5F048BE03
, 5F048BG01
, 5F048BG12
, 5F083EP03
, 5F083EP24
, 5F083EP55
, 5F083EP57
, 5F083ER09
, 5F083ER17
, 5F083ER22
, 5F083LA03
, 5F083LA04
, 5F083LA05
, 5F083LA07
, 5F083MA06
, 5F083MA19
, 5F083MA20
, 5F083PR07
, 5F083PR12
, 5F083PR14
, 5F083PR21
, 5F083PR43
, 5F083PR44
, 5F083PR45
, 5F083PR46
, 5F083PR53
, 5F083PR54
, 5F083PR55
, 5F083PR56
, 5F083ZA07
, 5F083ZA08
, 5F083ZA12
, 5F083ZA14
引用特許: