特許
J-GLOBAL ID：200903073351055980
分散共有メモリ多重プロセッサシステム
出願人/特許権者： , ,
代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-224423
公開番号（公開出願番号）：特開平11-134312
出願日： 1998年08月07日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】スヌーピング方式を用いて、データ処理を効率的に行い得る単方向リングバスに基づく分散共有メモリ多重プロセッサシステムを提供すること。【解決手段】本発明の分散共有メモリ多重プロセッサシステムは、リング形態に配列される複数のプロセッサノード410〜480と、複数のプロセッサノードをリング形態に結び、要求パケットRQ1を他のプロセッサノードの各々に同報通信し、要求パケットを発生したプロセッサノードへデータブロックDBを単一通信する経路を提供する単方向リングバス490とを含み、複数のプロセッサノード410〜480のうちの何れか一つが1つのデータブロックDBに対する要求パケットRQ1信号を発生し、残余プロセッサノードが自分の遠隔キャッシュ417またはメモリ・ディレクトリ・キャッシュ415-6をスヌーピングし、残余プロセッサノードのうちの何れか一つがデータブロックを発生する。
請求項（抜粋）：
分散共有メモリ多重プロセッサシステムにおいて、リング形態に配列される複数のプロセッサノードであって、前記複数のプロセッサノードのうちの何れか一つが1つのデータブロックに対する要求信号を発生し、残余プロセッサノードが自分の内部要素をスヌーピングし、前記残余プロセッサノードのうちの何れか一つが前記データブロックを発生する、前記複数のプロセッサノードと、前記複数のプロセッサノードをリング形態に結び、前記要求信号を他のプロセッサノードの各々に同報通信し、前記要求信号を発生した前記プロセッサノードへ前記データブロックを単一通信する経路を提供するリングバスと、を具備することを特徴とする分散共有メモリ多重プロセッサシステム。
引用特許：
審査官引用 (15件)
引用文献：
-
並列計算機
公報種別：公開公報 出願番号：特願平7-171785 出願人：株式会社日立製作所 -
キャッシュ記憶モードの間で選択するためのハイブリッドNUMA COMAキャッシュ記憶のシステムおよび方法
公報種別：公開公報 出願番号：特願平8-354751 出願人：サン・マイクロシステムズ・インコーポレーテッド -
マルチプロセッサシステム
公報種別：公開公報 出願番号：特願平7-264661 出願人：富士ゼロックス株式会社
全件表示
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved