特許

J-GLOBAL ID：200903073548864758

半導体部材の作製方法

発明者： 佐藤 信彦
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2000-080510
公開番号（公開出願番号）：特開2000-349265
出願日： 2000年03月22日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 均一な低多孔度層及び均一な高多孔度層を形成し得る半導体部材の製造方法を提供する。【解決手段】 単結晶基体の少なくとも一方の表面に不純物の種類又は濃度の少なくともいずれか一方が異なる複数の単結晶半導体層をエピタキシャル成長させる工程と、前記複数の単結晶半導体層を高多孔度層と低多孔度層とを形成するように多孔質化する工程と、前記多孔質化した前記単結晶半導体層の表面に、非多孔質単結晶層を形成する工程と、前記単結晶基体と支持基体とを貼り合わせる工程と、を含み、貼り合わせた前記単結晶基体と前記支持基体とを、前記高多孔度層の中及び/又は該高多孔度層とそれに隣接する層との境界で分離することを特徴とする。

請求項（抜粋）：

単結晶基体の少なくとも一方の表面に不純物の種類又は濃度の少なくともいずれか一方が異なる複数の単結晶半導体層をエピタキシャル成長させる工程と、前記複数の単結晶半導体層を高多孔度層と低多孔度層とを形成するように多孔質化する工程と、前記多孔質化した前記単結晶半導体層の表面に、非多孔質単結晶層を形成する工程と、前記単結晶基体と支持基体とを貼り合わせる工程と、を含み、貼り合わせた前記単結晶基体と前記支持基体とを、前記高多孔度層の中及び/又は該高多孔度層とそれに隣接する層との境界で分離することを特徴とする半導体部材の作製方法。

IPC (4件)：

H01L 27/12 ,  C30B 29/06 504 ,  H01L 21/20 ,  H01L 21/205

FI (4件)：

H01L 27/12 B ,  C30B 29/06 504 G ,  H01L 21/20 ,  H01L 21/205

Fターム (44件)：

4G077AA03 ,  4G077AB10 ,  4G077BB03 ,  4G077DB01 ,  4G077EB01 ,  4G077ED06 ,  4G077EF01 ,  5F045AB01 ,  5F045AB02 ,  5F045AB05 ,  5F045AB06 ,  5F045AB32 ,  5F045AC01 ,  5F045AC03 ,  5F045AC05 ,  5F045AC16 ,  5F045AC17 ,  5F045AC19 ,  5F045AD10 ,  5F045AD11 ,  5F045AD12 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AE21 ,  5F045AE23 ,  5F045AE25 ,  5F045AF03 ,  5F045AF05 ,  5F045BB10 ,  5F045DA52 ,  5F045GH01 ,  5F045GH08 ,  5F045HA06 ,  5F045HA16 ,  5F052AA11 ,  5F052DA01 ,  5F052DB01 ,  5F052DB06 ,  5F052DB07 ,  5F052GC03 ,  5F052JA04 ,  5F052KB04

引用特許：

審査官引用 (4件)

• 半導体基板及びその作製方法
  公報種別：公開公報   出願番号：特願平10-072006   出願人：キヤノン株式会社
• エピタキシャルウエハ用シリコン基板及びその製造方法
  公報種別：公開公報   出願番号：特願平8-022161   出願人：東芝セラミックス株式会社
• SOI基板の製造方法
  公報種別：公開公報   出願番号：特願平7-236596   出願人：日本電信電話株式会社
• 半導体基板の作製方法
  公報種別：公開公報   出願番号：特願平7-045441   出願人：キヤノン株式会社