半導体圧力センサ

発明者： , , ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-040498
公開番号（公開出願番号）：特開2002-071493
出願日： 2001年02月16日
公開日（公表日）： 2002年03月08日
要約：

【要約】【課題】 1つの半導体チップに、ダイヤフラム、デジタル回路素子、アナログ回路素子を集積化した半導体圧力センサにおいて、デジタル回路素子を絶縁分離するためのLOCOS酸化膜によるセンサ特性への影響を抑制するとともに、各回路素子間の耐圧性を高める。【解決手段】センサ100は、SOI基板10と、SOI基板10の第1のシリコン基板11に形成されたダイヤフラム部1と、ダイヤフラム部1上に形成された歪みゲージ3と、第1のシリコン基板11のうちダイヤフラム部1以外の部位に形成された回路部とを備える。回路部は、トレンチ溝14を介して互いに絶縁分離された複数個の回路素子4〜6より構成されており、歪みゲージ3と回路部とを絶縁分離するLOCOS酸化膜15は、第1のシリコン基板11においてダイヤフラム部1の薄肉部の最外周よりも外側に形成されている。

請求項（抜粋）：

第1のシリコン基板(11)と第2のシリコン基板(12)とが、これら第1及び第2のシリコン基板の間に埋め込まれた絶縁膜(13)を介して貼り合わされてなる半導体基板(10)と、前記半導体基板の前記第2のシリコン基板側の主表面から前記第2のシリコン基板に形成された凹部(2)と、前記凹部に対応する前記第1のシリコン基板に形成され、圧力の印加によって歪み可能なダイヤフラム部(1)と、前記ダイヤフラム部に形成され、前記ダイヤフラム部の歪みに基づく電気信号を発生する歪みゲージ(3)と、前記第1のシリコン基板のうち前記ダイヤフラム部以外の部位に形成され、前記歪みゲージからの電気信号を検出する回路部とを備え、前記歪みゲージと前記回路部とは、前記半導体基板の前記第1のシリコン基板側の主表面に形成されたLOCOS酸化膜(15)を介して絶縁分離されており、このLOCOS酸化膜は、前記ダイヤフラム部の薄肉部の最外周よりも外側に配置されていることを特徴とする半導体圧力センサ。

IPC (2件)：

G01L 9/04 101 , H01L 29/84

FI (2件)：

G01L 9/04 101 , H01L 29/84 A

Fターム (21件)：

2F055AA40 , 2F055BB20 , 2F055CC02 , 2F055DD05 , 2F055EE14 , 2F055FF38 , 2F055FF43 , 2F055GG15 , 4M112AA01 , 4M112BA01 , 4M112CA03 , 4M112CA04 , 4M112CA08 , 4M112CA12 , 4M112CA13 , 4M112CA14 , 4M112EA03 , 4M112EA07 , 4M112EA13 , 4M112FA07 , 4M112FA08

引用特許：

審査官引用 (6件)

モノリシック半導体圧力センサ
公報種別：公開公報出願番号：特願平7-033987 出願人：松下電工株式会社
特開平4-299871
特開平4-251984

全件表示

前のページに戻る