特許
J-GLOBAL ID:200903082473740020

半導体基板の製造方法および半導体圧力センサならびに半導体圧力センサの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 強
公報種別:公開公報
出願番号(国際出願番号):特願平10-119089
公開番号(公開出願番号):特開平11-068121
出願日: 1998年04月28日
公開日(公表日): 1999年03月09日
要約:
【要約】【課題】 圧力基準室に設けるダイヤフラムの厚さを薄く均一に形成した半導体基板を提供する。【解決手段】 第1の基板13の下面側に圧力基準室16用の凹部を形成すると共に連通孔17を形成し、大気圧中で第2の基板15に貼り合わせる。第1の基板13の上面側を研磨により薄くしてダイヤフラム20を形成する。ダイヤフラム20部分にピエゾ効果を利用する抵抗体21などを形成して圧力センサチップ12を形成する。連通孔17に表面側から封止孔18を形成し、真空中で酸化膜19を形成することで連通孔17を封止し、圧力基準室16内を真空状態に減圧する。最後に減圧するので、研磨中にダイヤフラム20が圧力差で変形することがなく、均一で薄く形成でき、小型化および検出精度の向上を図ることができる。
請求項(抜粋):
内部に圧力基準室が減圧された状態で設けられた半導体基板を、2枚の基板を貼り合わせることにより形成する半導体基板の製造方法において、第1の基板に圧力基準室用の凹部を形成する凹部形成工程と、前記第1の基板の前記凹部が形成された側の面を閉塞するように第2の基板を大気圧相当の雰囲気中で貼り合わせる貼り合わせ工程と、第1および第2の基板を貼り合わせた状態で前記圧力基準室用の凹部内を減圧する減圧工程とを備えたことを特徴とする半導体基板の製造方法。
IPC (2件):
H01L 29/84 ,  G01L 9/04 101
FI (2件):
H01L 29/84 B ,  G01L 9/04 101
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る