特許
J-GLOBAL ID：200903073765402428

半導体装置の製造方法

発明者：
山口 仁

山口 仁 について

, 
大矢 信之

大矢 信之 について

, 
山内 庄一

山内 庄一 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (3件)： 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2003-102505
公開番号（公開出願番号）：特開2004-311673
出願日： 2003年04月07日
公開日（公表日）： 2004年11月04日
要約：
【課題】ドリフト領域がP型領域、N型領域の繰り返し構造である半導体装置の製造方法において、従来の製造方法よりも低オン抵抗化及び高耐圧化を行うことができる半導体装置の製造方法を提供する。【解決手段】N+型基板1の上にP型半導体層11を形成し、P型半導体層11にトレンチ12を形成する。トレンチ12の内壁上にトレンチ12の凹みを残すようにN型半導体層13をエピタキシャル成長法により形成し、同様にN型半導体層13の表面上にP型半導体層14を形成する。その後、P型半導体層11の表面を平坦化することで、N型領域4及びP型領域5が横方向にて交互に繰り返された構造のドリフト領域2を形成する。【選択図】 図3
請求項（抜粋）：
半導体基板(1)上のドリフト領域(2)が、前記半導体基板(1)表面と平行な方向にて、N型領域(4)、P型領域(5)が繰り返し配置された構造である半導体装置の製造方法において、 半導体基板(1)の上に第1導電型の第1の半導体層(11、31)を形成する工程と、 前記第1の半導体層(11、31)にトレンチ(12)を形成する工程と、 前記トレンチ(12)の内壁上に前記トレンチ(12)の凹みを残すように第2導電型の第2の半導体層(13)を形成し、前記第2の半導体層(13)の上に、第1導電型の第3の半導体層(14)を形成することで、前記トレンチ(12)の内部に異なる導電型の半導体層(4、5)を基板表面と平行な方向にて交互に形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L29/78 ,  H01L21/336
FI (3件)：
H01L29/78 652E ,  H01L29/78 653A ,  H01L29/78 658A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM