半導体基板とその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：恩田博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-268960
公開番号（公開出願番号）：特開2001-196573
出願日： 2000年09月05日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】新規な構成による深さ方向に均一な濃度プロファイルの半導体層を有する半導体基板とその製造方法を提供する。【解決手段】シリコン基板1にトレンチ2を形成し、エピタキシャル成長法によりトレンチ2内を含めたシリコン基板1上にエピタキシャル膜5を形成する。エピタキシャル膜5の一部をエッチング処理した後に、エピタキシャル成長法によりトレンチ2内を含めたシリコン基板1上にエピタキシャル膜6を形成して、重ねたエピタキシャル膜5,6にてトレンチ2内を埋め込む。エピタキシャル膜5,6の表面を平坦化すると、深さ方向に延びる拡散層3がシリコン基板1に形成される。

請求項（抜粋）：

半導体基板(11)に、底部での幅(E)よりも開口部での幅(F)が大きなトレンチ(12)が形成され、当該トレンチ(12)内部に、トレンチ(12)を横切る基板表面と平行な任意の面内での横方向の寸法よりも基板表面に対し法線方向の寸法の方が大きい半導体層(13)が充填されていることを特徴とする半導体基板。

IPC (3件)：

H01L 29/16 , H01L 21/205 , H01L 21/28

FI (3件)：

H01L 29/16 , H01L 21/205 , H01L 21/28 Z

Fターム (49件)：

4M104AA01 , 4M104AA03 , 4M104AA05 , 4M104BB01 , 4M104CC01 , 4M104DD08 , 4M104DD09 , 4M104DD15 , 4M104DD22 , 4M104DD34 , 4M104DD37 , 4M104DD43 , 4M104DD50 , 4M104DD52 , 4M104DD53 , 4M104DD55 , 4M104DD75 , 4M104DD78 , 4M104FF13 , 4M104FF16 , 4M104FF18 , 4M104FF22 , 4M104FF27 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG18 , 4M104HH15 , 4M104HH20 , 5F045AA06 , 5F045AB02 , 5F045AC01 , 5F045AC05 , 5F045AD03 , 5F045AD04 , 5F045AD05 , 5F045AD06 , 5F045AD07 , 5F045AD08 , 5F045AD09 , 5F045AD10 , 5F045DB02 , 5F045DB03 , 5F045DB05 , 5F045HA13 , 5F045HA14 , 5F045HA16 , 5F045HA22 , 5F045HA23

引用特許：

審査官引用 (13件)

特開昭58-108775
特開昭49-130185
半導体装置の製造方法及び半導体製造装置、及び半導体装置
公報種別：公開公報出願番号：特願平10-068916 出願人：株式会社東芝

全件表示

前のページに戻る