特許
J-GLOBAL ID：200903074000389268
薄膜半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-270398
公開番号（公開出願番号）：特開平9-116161
出願日： 1995年10月18日
公開日（公表日）： 1997年05月02日
要約：
【要約】【課題】一回のイオンドーピングによって製造可能な薄膜半導体装置であって、オフリーク電流を抑制し、オン電流の減少を抑えた薄膜半導体装置を提供する。【解決手段】ガラス基板10上にポリシリコン薄膜20とゲート絶縁膜40を形成し、その上にタンタルゲート電極51と陽極酸化タンタル膜52、53とを形成する。その上にタンタルゲート電極51よりも幅広のアルミニウムゲート電極72を形成し、その表面を陽極酸化アルミニウム膜81、82、83で覆う。上面よりイオンドーピング法により燐イオンを導入して、ポリシリコン薄膜20にn+ ドレイン領域23、n- ドレイン領域22を形成する。オフセットゲート構造のn+ ドレイン領域23によりオフリーク電流を抑制し、n- ドレイン領域22によりオン電流の減少を抑制する。アルミニウムゲート電極72の突出部の下に誘起される電気的n- 領域26によりオン電流の減少を抑制する。
請求項（抜粋）：
絶縁基板上に形成された半導体薄膜と、前記半導体薄膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体薄膜にそれぞれ形成されたソース領域およびドレイン領域と、を備える薄膜半導体装置において、前記ゲート電極が、前記ゲート絶縁膜上に形成された第1のゲート電極と、前記第1のゲート電極上に形成された第2のゲート電極とを備え、前記第2のゲート電極が、前記第1のゲート電極の直上に前記第1のゲート電極と接して設けられた第1の副ゲート電極と、前記第1のゲート電極の前記ドレイン領域側の端部の位置から前記ドレイン領域側に第1の所定の距離突出して設けられた第2の副ゲート電極とを少なくとも有し、前記ドレイン領域が、前記第1のゲート電極の前記ドレイン領域側の前記端部から第2の所定の距離離間して設けられていることを特徴とする薄膜半導体装置。
IPC (3件)：
H01L 29/786
, G02F 1/136 500
, H01L 21/336
H01L 29/78 617 L
, G02F 1/136 500
, H01L 29/78 616 A
, H01L 29/78 617 M
