特許
J-GLOBAL ID：200903074362635569

半導体装置の製造方法およびマスク

発明者：
田岡 弘展

田岡 弘展 について

, 
茂庭 明美

茂庭 明美 について

, 
坂井 淳二郎

坂井 淳二郎 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-222512
公開番号（公開出願番号）：特開2009-053605
出願日： 2007年08月29日
公開日（公表日）： 2009年03月12日
要約：
【課題】歩留まり低下要因を回避するようにレイアウトパターンを分配する、半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、ダブルパターニングを用いた半導体装置の製造方法であって、ダブルパターニングで用いる複数枚のマスクを準備する工程を備える。また、上記複数枚のマスクを用いてダブルパターニングを行なう工程を備える。複数枚のマスクを準備する工程は、複数枚のマスクのそれぞれを用いる露光工程の特性に応じて、レイアウトパターンLP1〜LP4のサイズを考慮して、レイアウトパターン群LPG1を複数枚のマスクに分配する工程を含む。【選択図】図5
請求項（抜粋）：
ダブルパターニングを用いた半導体装置の製造方法であって、 前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、 前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、 前記複数枚のマスクを準備する工程は、前記複数枚のマスクのそれぞれを用いる露光工程の特性に応じて、レイアウトパターンのサイズを考慮して、レイアウトパターン群を複数枚のマスクに分配する工程を含む、半導体装置の製造方法。
IPC (2件)：
G03F 1/08 ,  H01L 21/027
FI (4件)：
G03F1/08 A ,  H01L21/30 502C ,  H01L21/30 514A ,  H01L21/30 502P
Fターム (8件)：
2H095BA01 ,  2H095BA02 ,  2H095BB02 ,  2H095BC09 ,  5F046AA13 ,  5F046AA25 ,  5F046BA04 ,  5F046BA05
引用特許：
出願人引用 (1件)
  • 国際公開第2006/118098号パンフレット
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM