特許

J-GLOBAL ID：200903074448456284

半導体装置の製造方法

発明者： 柴田 巧 ,  榊原 純
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2002-164396
公開番号（公開出願番号）：特開2004-014696
出願日： 2002年06月05日
公開日（公表日）： 2004年01月15日
要約：

【課題】ゲート絶縁膜の形成において、均一な膜厚の熱酸化膜を形成する。【解決手段】基板1表面上に直接、熱酸化膜を形成するのではなく、基板1表面上に、CVD酸化膜3を形成する。そして、このCVD酸化膜3上に窒化膜4を堆積させる。その後、酸化雰囲気中にて、熱処理をすることで、窒化膜4上に熱酸化膜5を形成する。これにより、均一な膜厚の熱酸化膜5を有するゲート絶縁膜を形成することができる。【選択図】 図3

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程とを有する半導体装置の製造方法において、 前記ゲート絶縁膜を形成する工程は、基板表面に直接、CVD酸化膜を形成し、該CVD酸化膜上に窒化膜を堆積させ、該窒化膜の表層側を熱酸化することで、前記窒化膜上に熱酸化膜を形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L29/78 ,  H01L21/316

FI (3件)：

H01L29/78 301G ,  H01L21/316 M ,  H01L29/78 301V

Fターム (21件)：

5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD09 ,  5F058BF02 ,  5F058BF55 ,  5F058BF62 ,  5F058BJ04 ,  5F140AA19 ,  5F140BA01 ,  5F140BD02 ,  5F140BD05 ,  5F140BD06 ,  5F140BD07 ,  5F140BE03 ,  5F140BE07 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF43 ,  5F140BG28

引用特許：

審査官引用 (4件)

• MOS電界効果型トランジスタ及びその製造方法、並びにそのMOS電界効果型トランジスタを用いた半導体装置
  公報種別：公開公報   出願番号：特願平5-027462   出願人：新日本製鐵株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-041343   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-173796   出願人：株式会社デンソー
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-143303   出願人：株式会社デンソー