SOIデバイスおよびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (3件)：鈴木正剛 , 佐野良太 , 村松義人
公報種別：公表公報
出願番号（国際出願番号）：特願2009-521776
公開番号（公開出願番号）：特表2009-545162
出願日： 2007年07月20日
公開日（公表日）： 2009年12月17日
要約：

シリコンオンインシュレータ(SOI)デバイス[53]およびこのようなデバイスの製造方法が提供される。このデバイスは、電圧バス[100,102]間に接続され、絶縁体層[32]および半導体基板[34]の上を覆う単結晶半導体層[30]内に形成されたMOSコンデンサ[52]を有する。このデバイスは、MOSコンデンサ[52]に蓄積された悪影響を及ぼす可能性のある電荷を放電するための少なくとも1つの放電経路[86,98,180,178]を有する。MOSコンデンサは、MOSコンデンサの第1のプレート[64]を形成する導電性電極材料と、導電性電極材料の下の、第2のプレートを形成する単結晶シリコン層[30]内の不純物ドープ領域[60]とを有する。コンデンサの第1のプレート[64]と、半導体基板内に形成されたダイオード[177]を通る放電経路とに第1の電圧バス[100]が接続されており、コンデンサの第2のプレート[60]に第2の電圧バス[102]が接続されている。

請求項（抜粋）：

半導体基板[34]、前記半導体基板の上を覆う埋込み絶縁体層[32]、および前記埋込み絶縁体層の上を覆う単結晶半導体層[30]を有する半導体オンインシュレータ(SOI)デバイス[53]の製造方法であって、第1の電圧バス[100]と第2の電圧バス[102]の間に結合されたMOSコンデンサ[52]を形成するステップであって、前記MOSコンデンサは、前記MOSコンデンサの第1のプレート[64]を形成し、前記第1の電圧バス[100]に結合されたゲート電極材料と、前記ゲート電極材料の下部に、前記MOSコンデンサの第2のプレートを形成し、前記第2のバス[102]に結合された前記単結晶半導体層内の不純物ドープ領域[60]と、を有するステップと、前記MOSコンデンサ[52]の前記第1のプレート[64]を、前記半導体基板[34]内に形成されたダイオード[177]に結合する放電経路[86,98,180,178]を形成するステップと含む方法。

IPC (8件)：

H01L 27/06 , H01L 21/762 , H01L 21/76 , H01L 27/08 , H01L 21/822 , H01L 27/04 , H01L 21/823 , H01L 29/786

FI (8件)：

H01L27/06 311B , H01L21/76 D , H01L21/76 L , H01L27/08 331E , H01L27/04 C , H01L27/04 H , H01L27/06 102A , H01L29/78 623A

Fターム (105件)：

5F032AA01 , 5F032AA03 , 5F032AA06 , 5F032AA07 , 5F032AA35 , 5F032AA44 , 5F032CA14 , 5F032CA17 , 5F032CA20 , 5F032DA02 , 5F032DA03 , 5F032DA04 , 5F032DA22 , 5F032DA33 , 5F032DA43 , 5F038AC03 , 5F038AC05 , 5F038AC14 , 5F038AC15 , 5F038AC17 , 5F038AC18 , 5F038BH05 , 5F038BH13 , 5F038CA16 , 5F038CD02 , 5F038CD04 , 5F038CD14 , 5F038EZ02 , 5F038EZ06 , 5F038EZ13 , 5F038EZ15 , 5F038EZ20 , 5F048AA02 , 5F048AA07 , 5F048AC03 , 5F048AC04 , 5F048AC10 , 5F048BA14 , 5F048BA16 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BF06 , 5F048BF07 , 5F048BF11 , 5F048BF15 , 5F048BF16 , 5F048BG07 , 5F048BG13 , 5F048CC06 , 5F048CC19 , 5F048DA25 , 5F048DA27 , 5F110AA22 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD06 , 5F110DD13 , 5F110DD22 , 5F110EE02 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE32 , 5F110EE41 , 5F110EE42 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF23 , 5F110FF29 , 5F110FF30 , 5F110FF32 , 5F110GG02 , 5F110GG12 , 5F110GG25 , 5F110GG34 , 5F110GG52 , 5F110HJ13 , 5F110HK05 , 5F110HK32 , 5F110HK40 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL11 , 5F110HL21 , 5F110HL22 , 5F110HM17 , 5F110NN02 , 5F110NN23 , 5F110NN35 , 5F110NN62 , 5F110NN65 , 5F110NN71 , 5F110NN72 , 5F110QQ02 , 5F110QQ11 , 5F110QQ17 , 5F110QQ19

引用特許：

審査官引用 (5件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-148648 出願人：三菱電機株式会社
特許第6475838号
半導体集積回路装置
公報種別：公開公報出願番号：特願平7-221810 出願人：株式会社デンソー

全件表示

前のページに戻る