特許
J-GLOBAL ID：200903074639745898
電子部品実装構造の解析方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-192294
公開番号（公開出願番号）：特開2001-024030
出願日： 1999年07月06日
公開日（公表日）： 2001年01月26日
要約：
【要約】【課題】 はんだバンプを介してCSPをプリント基板上に実装してなる実装構造において、該実装構造の最適化を行うために、製造途中の溶融状態にあるはんだ形状のシミュレーションを可能とする。【解決手段】 はんだバンプ21を介してCSP12をプリント基板11上に実装してなる構造体を解析モデルとし、CSP12の実装時における設計要因をコンピュータに入力し、はんだバンプ21が溶融状態にあるときの形状である溶融はんだ形状について、Young-Laplace式を用いたシミュレーションを行い、該溶融はんだ形状と溶融状態にあるはんだバンプ21に印加される荷重との関係を求め、この関係により予測した溶融はんだ形状に基づいて、汎用の有限要素法によるシミュレーションを行い、凝固後のはんだバンプ21の熱疲労寿命を予測する。
請求項（抜粋）：
はんだバンプを介して基板上に電子部品を搭載し、このはんだバンプを溶融、凝固させることにより、前記電子部品を前記基板上に実装してなる構造体を解析モデルとし、前記はんだバンプが溶融状態にあるときの形状である溶融はんだ形状について、Young-Laplace式を用いたシミュレーションを行うことにより、前記溶融はんだ形状と前記溶融状態にあるはんだバンプに印加される荷重との関係を求めることを特徴とする電子部品実装構造の解析方法。
Fターム (3件)：
5F044KK01
, 5F044KK17
, 5F044LL04
