特許
J-GLOBAL ID：200903074853852430
不揮発性半導体記憶装置及び相変化メモリ
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
首藤 宏平
, 平野 泰弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-311610
公開番号（公開出願番号）：特開2006-127583
出願日： 2004年10月26日
公開日（公表日）： 2006年05月18日
要約：
【課題】 相変化メモリ素子を高集積化して十分な書込み電流を確保し、平面レイアウトや動作制御の面において有利な相変化メモリを提供する。【解決手段】 本発明の不揮発性半導体記憶装置は、複数のワード線3と複数のビット線4がマトリクス状に配列され、ワード線3とビット線4の各交点に設けられた選択トランジスタ1と、一端が選択トランジスタ1に共通に接続されるとともに他端がそれぞれ異なる素子選択線5に接続され、情報の書込みと読出しが可能な所定数のメモリ素子2からなるメモリ素子群とを備える。制御対象の選択トランジスタ1を介して、メモリ素子群の中から選択されたメモリ素子2に接続された素子選択線5を経由して所定の電流を供給することにより、選択されたメモリ素子2に対する書込み動作と読出し動作を制御する。そして、半導体基板上では素子選択線5がビット線4と平行に配置されている。【選択図】 図1
請求項（抜粋）：
半導体基板上で複数のワード線と複数のビット線がマトリクス状に配列された不揮発性半導体記憶装置であって、
前記ワード線と前記ビット線の各交点に設けられ、前記ワード線の電位により前記ビット線を経由して流れる電流を制御する選択トランジスタと、
一端が前記選択トランジスタに共通に接続されるとともに他端がそれぞれ異なる素子選択線に接続され、情報の書込みと読出しが可能な所定数のメモリ素子からなるメモリ素子群と、
制御対象の前記選択トランジスタを介して、当該選択トランジスタに接続された前記メモリ素子群の中から選択されたメモリ素子に接続された前記素子選択線を経由して所定の電流を供給することにより、前記選択されたメモリ素子に対する書込み動作と読出し動作を制御する電流制御手段と、
を備え、前記半導体基板上で前記素子選択線が前記ビット線と平行に配置されることを特徴とする不揮発性半導体記憶装置。
IPC (3件)：
G11C 13/02
, G11C 13/00
, H01L 27/105
G11C13/02
, G11C13/00 A
, H01L27/10 448
5F083FZ10
, 5F083GA09
, 5F083LA21
出願人引用 (2件)
審査官引用 (5件)
全件表示
前のページに戻る
