特許
J-GLOBAL ID：200903075299359064
リコンフィギュラブル回路および処理装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
寺山 啓進
, 三好 広之
公報種別：公開公報
出願番号（国際出願番号）：特願2005-130462
公開番号（公開出願番号）：特開2006-040254
出願日： 2005年04月27日
公開日（公表日）： 2006年02月09日
要約：
【課題】 機能の変更が可能なリコンフィギュラブル回路を備えた集積回路装置を提供する。【解決手段】 本発明の集積回路装置26は、複数のスレッドを同時に実行できるリコンフィギュラブル回路12を備える。メモリ部27に設けられたRAMは、リコンフィギュラブル回路12上で実行されるスレッドに割り当てられる。第1切替回路23における第1切替部は、RAM毎に設けられて、リコンフィギュラブル回路12からの出力をスレッドに応じて選択して、RAMに供給する。スレッド間でデータの受け渡しが行われる場合、全てのスレッド処理の終了後、RAMに対するスレッドの割当てが変更される。【選択図】図8
請求項（抜粋）：
複数の演算機能を選択的に実行可能な論理回路を複数有し、複数のスレッドを同時に実行することができるリコンフィギュラブル回路であって、
前段の論理回路と後段の論理回路との間に記憶部が設けられ、
前記複数のスレッドの実行中に、前記記憶部は、第1のタイミングにおいて前記前段の論理回路から出力されるデータを格納し、前記第1のタイミングに続く第2のタイミングにおいて、前記第1のタイミングにおいて前記前段の論理回路が実行していたスレッドと同一のスレッドを実行する前記後段の論理回路に、格納した前記前段の論理回路から出力されたデータを供給することを特徴とするリコンフィギュラブル回路。
IPC (5件)：
G06F 7/00
, G06F 12/06
, G06F 15/80
, H03K 19/173
, H03K 19/177
G06F7/00 E
, G06F12/06 550B
, G06F12/06 550C
, G06F15/80
, H03K19/173 101
, H03K19/177
5B022AA07
, 5B022CA03
, 5B022FA01
, 5B060CA12
, 5B060MB02
, 5J042BA01
, 5J042BA11
, 5J042CA00
, 5J042CA19
, 5J042CA20
, 5J042DA03
, 5J042DA04
出願人引用 (1件)
審査官引用 (10件)
全件表示
引用文献：
前のページに戻る
