半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：大日方富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-241594
公開番号（公開出願番号）：特開2003-059273
出願日： 2001年08月09日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】 CMOSフリップフロップ回路型メモリセルからなるメモリアレイを有する半導体記憶装置において、ノイズマージンを向上させ、読出し速度を速くさせるとともに、消費電力を低減させる。【解決手段】メモリセルの動作電圧は周辺回路の動作電圧よりも高く設定し、またメモリセルを構成するMOSトランジスタのしきい値電圧は周辺回路を構成するMOSトランジスタのしきい値電圧よりも高く設定しかつメモリセルを構成するMOSトランジスタのゲート絶縁膜は同一材料の絶縁膜に換算した場合に周辺回路を構成するMOSトランジスタのゲート絶縁膜よりも厚いとみなされるように形成するとともに、ワード線の選択レベルおよびビット線のプリチャージレベルは周辺回路の動作電圧のレベルと同一とした。

請求項（抜粋）：

複数のメモリセルがマトリックス状に配置され、同一行のメモリセルの選択端子が共通に接続された複数のワード線と、同一列のメモリセルのデータ入出力端子が共通に接続された複数のビット線を備えたメモリアレイと、該メモリアレイ内のいずれかのメモリセルを選択するためのデコーダ回路や上記ビット線の電位を増幅するセンスアンプ回路などの周辺回路とを備え、上記メモリセルは第1のCMOSインバータと第2のCMOSインバータとが互いの入出力端子が交差結合されてなるフリップフロップ回路と該フリップフロップ回路の入出力ノードと対応する一対のビット線との間にそれぞれ接続された伝送MOSトランジスタとから構成されている半導体記憶装置であって、上記メモリセルの動作電圧は上記周辺回路の動作電圧よりも高く設定され、また上記メモリセルを構成するMOSトランジスタのしきい値電圧は上記周辺回路を構成するMOSトランジスタのしきい値電圧よりも高く設定されかつ上記メモリセルを構成するMOSトランジスタのゲート絶縁膜は同一材料の絶縁膜に換算した場合に上記周辺回路を構成するMOSトランジスタのゲート絶縁膜よりも厚いとみなされるように形成されるとともに、上記ワード線の選択レベルおよび上記ビット線のプリチャージレベルは上記周辺回路の動作電圧のレベルと同一であることを特徴とする半導体記憶装置。

IPC (7件)：

G11C 11/412 , G11C 11/41 , G11C 11/413 , G11C 11/417 , H01L 21/8244 , H01L 27/10 461 , H01L 27/11

FI (6件)：

H01L 27/10 461 , G11C 11/40 301 , H01L 27/10 381 , G11C 11/34 305 , G11C 11/34 M , G11C 11/34 335

Fターム (16件)：

5B015HH01 , 5B015HH03 , 5B015JJ05 , 5B015JJ25 , 5B015KA13 , 5B015KA23 , 5B015KA33 , 5B015QQ03 , 5F083BS09 , 5F083BS27 , 5F083GA05 , 5F083GA09 , 5F083KA03 , 5F083LA09 , 5F083LA10 , 5F083ZA13

引用特許：

審査官引用 (3件)

スタティック型記憶回路
公報種別：公開公報出願番号：特願平4-246527 出願人：日本電気株式会社
半導体装置
公報種別：公開公報出願番号：特願平11-186167 出願人：株式会社東芝
半導体集積回路
公報種別：公開公報出願番号：特願平11-182902 出願人：株式会社日立製作所

前のページに戻る