特許
J-GLOBAL ID:200903075540891848
データ処理装置およびデータ処理方法
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-172339
公開番号(公開出願番号):特開2002-366419
出願日: 2001年06月07日
公開日(公表日): 2002年12月20日
要約:
【要約】【課題】 データ書込み時におけるメモリの消費電力を削減することが可能なデータ処理装置を提供すること。【解決手段】 CPU1がメモリ4にデータを書込む際に、“0”検出回路2がデータのうち“0”のビットの数を検出する。そして、“0”のビットの数が“1”のビットの数以上の場合には、セレクタ3を制御してCPU1から出力されるデータをメモリ4へ出力し、“0”のビットの数が“1”のビットの数未満の場合には、セレクタ3を制御してCPU1から出力されるデータの反転データをメモリ4へ出力する。したがって、メモリ4内の各メモリセルが“0”から“1”、または“1”から“0”に書換えられる頻度を平均的に少なくでき、データ書込み時におけるメモリ4の消費電力を削減することが可能となる。
請求項(抜粋):
ランダムアクセスメモリと、前記ランダムアクセスメモリにアクセスしながらデータ処理を行う処理部と、前記処理部が前記ランダムアクセスメモリにデータを書込む際に、前記データのうち所定値を有するビットの数が所定数以上となるように、前記データを変換して前記ランダムアクセスメモリへ出力する変換部とを含むデータ処理装置。
IPC (4件):
G06F 12/00 550
, G06F 1/26
, G06F 1/32
, G06F 12/04 530
FI (4件):
G06F 12/00 550 E
, G06F 12/04 530
, G06F 1/00 330 D
, G06F 1/00 332 Z
Fターム (5件):
5B011DA01
, 5B011EA02
, 5B011EB01
, 5B011LL00
, 5B060DA09
引用特許:
審査官引用 (5件)
-
記憶装置
公報種別:公開公報
出願番号:特願平6-023110
出願人:新日本製鐵株式会社
-
並列データ伝送方式及び過半数判定回路
公報種別:公開公報
出願番号:特願平8-012601
出願人:富士通株式会社
-
バス転送回路
公報種別:公開公報
出願番号:特願平8-207285
出願人:三菱電機株式会社
-
デイジタル信号処理装置
公報種別:公開公報
出願番号:特願平3-175117
出願人:株式会社日立製作所
-
データ圧縮記憶演算装置
公報種別:公開公報
出願番号:特願平8-179266
出願人:神戸日本電気ソフトウェア株式会社
全件表示
前のページに戻る